CPLD菜鸟请教这个原理图是什么意思？

登录 · 发表于 2013-8-2 15:05

现在原理图设计的人已经不多了，唉，看不懂这是啥意思。。。

发表于 2013-8-2 15:08

请问是不是两个三态门叠加在一起用的意思啊？

谢谢啊

发表于 2013-8-2 15:55

luyaker 发表于 2013-8-2 15:08
请问是不是两个三态门叠加在一起用的意思啊？
谢谢啊

是的，就这个意思，不过最好不要用原理图来设计了，用verilog吧。

发表于 2013-8-2 17:51

huangxz 发表于 2013-8-2 15:55
是的，就这个意思，不过最好不要用原理图来设计了，用verilog吧。

谢谢哈，其实以前我是用verilog的。但是现在我要搞懂公司其他人的板子。。。

发表于 2013-8-2 21:32

就是一个两个三态门叠加
有点双向端口的意思

发表于 2013-8-4 09:08

就是个双向的buffer，SD是双向端口，写使能，数据从SD流向SD_IN，读使能，数据从SD_OUT流向SD。

发表于 2013-8-5 08:07

发表于 2013-8-5 13:44

谢谢捧场！！！

发表于 2013-8-5 18:49

顶

发表于 2013-8-6 09:38

两个en使能脚决定着SD口到底是in还是out

发表于 2013-8-6 11:11

SD[7..0]是三态，当SDRD_EN有效时表示读也就是SD[7..0]=SD_OUT[7..0];当SDWR_EN有效 SD_IN[7..0]=SD[7..0],否则就是高阻态了

[CPLD] CPLD菜鸟请教这个原理图是什么意思？