发新帖我要提问
返回列表
打印
[CPLD]

CPLD外围电路设计时可以没有晶振吗？

[复制链接]
6331|5
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
不爱说话|  楼主 | 2007-11-21 14:01 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
CPLD, 晶振, 外围电路设计, XC9500
我们现在使用XC9500XL的CPLD在设计中，其实只用它做简单的逻辑转换，是否也需要连接晶振呢？

使用特权

评论回复 赏

相关下载

相关帖子
沙发
王紫豪| | 2007-11-21 15:31 | 只看该作者

不需要

使用特权

评论回复 赏
板凳
不爱说话|  楼主 | 2007-11-21 15:40 | 只看该作者

thanks

使用特权

评论回复 赏
地板
xwj| | 2007-11-21 15:44 | 只看该作者

不是时序电路当然可以不要啦

使用特权

评论回复 赏
5楼
不爱说话|  楼主 | 2007-11-23 09:54 | 只看该作者

还有一个问题

如果我想得到0-5V COMS/TTL输出的话需要使用5V的CPLD（例如XC9500系列），
3.3V的CPLD（XC9500XL）产生不了5V的TTL/CMOS输出电平，虽然它可以承受5V的输入。
是这个道理吧。

使用特权

评论回复 赏
6楼
wu_jin_liang| | 2015-7-26 14:30 | 只看该作者
不需要的

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

不爱说话

115

主题

886

帖子

34

粉丝