基于CPLD的全数字脉宽调制器的研究

发表于 2007-12-16 08:38

基于CPLD的全数字脉宽调制器的研究 欢迎一起探讨 相关链接:<a href='https://bbs.21ic.com/upfiles/img/200712/200712168384603.pdf'>https://bbs.21ic.com/upfiles/img/200712/200712168384603.pdf</a>

发表于 2007-12-16 09:07

那么假设我需要生成100KHz的pwm信号，用于开关电源，占空比0-100%，步进1%，那么cpld的工作频率要多少呢？

发表于 2007-12-18 13:14

发表于 2007-12-18 22:28

我担心的是,如图2,万一芯片受到外界干扰而导致T触发器状态发生改变， 这个改变会造成PWM的输出值反转。 由于电路不具备自恢复，所以这个错误会一直被延续，直到复位。

发表于 2007-12-18 22:47

一个pwm 周期后会归零

发表于 2008-1-1 15:08

我用fpga 查rom表经过da 生成了正弦波。没有毛刺。 但是同是这个rom表，想经过1位da rc滤波生成的波形，比较难看。不大规律。

基于CPLD的全数字脉宽调制器的研究

相关帖子

摘图

怎么着也得100KX100吧

基于CPLD的全数字脉宽调制器的研究

T触发器状态发生改变也只应该有一个pwm 周期

继续顶

浏览过的版块

无冕之王奖章

沉静之湖泊

以坛为家

技术导师奖章