发新帖我要提问
返回列表
打印

Verilog中阻塞赋值与非阻塞赋值的区别

[复制链接]
1718|5
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
ruoyun|  楼主 | 2013-8-7 13:30 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
verilog, 阻塞, 阻塞赋值, verilo, AC
自己写的一篇关于阻塞赋值和非阻塞赋值区别的总结，发出来，大家看看有没有理解错误的地方。 阻塞非阻塞.pdf (235.23 KB)


使用特权

评论回复 赏

相关下载

相关帖子
沙发
地瓜patch| | 2013-8-7 13:40 | 只看该作者
支持原创

使用特权

评论回复 赏
板凳
shaozh| | 2013-8-19 21:51 | 只看该作者
说得很明白！！！！

使用特权

评论回复 赏
地板
飞扬O(∩_∩)O~| | 2013-8-21 18:54 | 只看该作者
不错  嘿嘿

使用特权

评论回复 赏
5楼
cn00700700| | 2013-9-19 15:21 | 只看该作者
不错不错，也正范迷糊呢

使用特权

评论回复 赏
6楼
kingxw| | 2013-9-25 17:38 | 只看该作者
写得很明白的

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

ruoyun

1

主题

75

帖子

0

粉丝