发新帖我要提问
返回列表
打印

在用CPLD读写SRAM的时候如何设定引脚方向？输入和输出

[复制链接]
2427|3
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
ocon|  楼主 | 2008-1-2 06:44 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
CPLD, SRAM, 引脚, 读写, inout
我定义了这样一个数据总线：
inout [15:0]data;
接下来如何操作？
试过如果定义成input [15:0]data，可以读取SRAM的内容，但不知道如何将它设成输出口来往SRAM写数据。

使用特权

评论回复 赏

相关下载

相关帖子
沙发
ocon|  楼主 | 2008-1-2 06:50 | 只看该作者

翻了3本书，网上搜了半天，没有查到答案。

使用特权

评论回复 赏
板凳
ocon|  楼主 | 2008-1-2 06:51 | 只看该作者

用的是verilog hdl

使用特权

评论回复 赏
地板
ocon|  楼主 | 2008-1-3 22:50 | 只看该作者

收到，谢谢啦。

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

ocon

143

主题

4917

帖子

14

粉丝