发新帖我要提问
返回列表
打印

请教提高FPGA的速度

[复制链接]
1753|6
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
忘情天书|  楼主 | 2008-1-3 21:18 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
FPGA, 编译, cyclone, speed, verilog
我现在用cyclone搞了个小模块,原打算速度跑到100M.现在的问题是有时候编译没问题,但是有时候只能到98M.我只知道从优化逻辑和一些编译选项上入手:
比如:我把一个过程块(就是verilog的always块)两条语句掉换一下位置,速度就上去了,但是逻辑关系又错了.还有我根据手册把一些编译选项(speed优先等)选上,但是效果不明显.
请教大家的好方法!

使用特权

评论回复 赏

相关下载

相关帖子
沙发
wode_21ic| | 2008-1-4 10:37 | 只看该作者

增加流水线

2楼说的有道理！

使用特权

评论回复 赏
板凳
忘情天书|  楼主 | 2008-1-5 20:31 | 只看该作者

谢谢两位.我已经把流水线深度增加到最大

不过我的问题是程序的问题,我后来把程序结构变了,改成one-hot状态机来实现逻辑,结果轻松跑111M以上

使用特权

评论回复 赏
地板
xjg1111| | 2008-1-6 13:01 | 只看该作者

天书也搞起这个来了？

扔了三年多了，全忘了。哈哈，
软件综合的时候，有些布线的约束设一下，可能会提高速度。比较麻烦。

使用特权

评论回复 赏
5楼
soso| | 2008-1-14 15:33 | 只看该作者

楼上说的有理

使用特权

评论回复 赏
6楼
harlemjia| | 2008-1-19 18:54 | 只看该作者

还是看你的程序，CYCLONE200M没问题

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

忘情天书

17

主题

85

帖子

0

粉丝