DSP系统电源的设计

只看该作者 · 2013-8-7 23:20

本帖最后由 xlhtracy 于 2013-8-21 13:48 编辑

DSP  系统一般有两种电压：核供电 (低, 多为 1.2, 1.6, 1.8V) 和 I/O (高, 多为5 3.3, 2.5V) ，两者供电是分开的。
电源加电顺序：
核电压要比 I/O 电压先加载, 至少要同时加载。如果IO电压存在而核电压不存在，会损害内核。同时电源关闭也应该遵循这样的条件。
（注：电源加电顺序２８１２是和其他不一样的，它是先给外部Ｉ／Ｏ上电然后再给核上电的。）
NOTE: TI DSPs do not require specific power sequencing between the core supply and the I/O supply. However, systems should be designed to insure that neither supply is powered up for extended periods of time if the other supply is below the proper operating voltage. Excessive exposure to these conditions can adversely affect the long term reliability of the device.
一般的方法有如下三种：
方法一: 两个电同时上, 选用两款同样的电压芯片, 供电也是一样的, 只是其输出电压可调；
方法二: 选用带双路输出的电源芯片. 芯片上有管脚来控制一二两路的输出顺序(由管脚上电压的高或者低来控制)；
方法三: 如果用的是两个不同的电源芯片, 但是此电源芯片上有相当于输出使能的管脚；
模拟电路与数字电路的隔离：
为保证电源的纯净，模拟电路与数字电路独立供电。
1 两个电源芯片同时选用
2 一个电源芯片，但是通过电感或者磁珠进行隔离。
同时在电路设计中也要考虑电源的干扰等。
设计电源时要考虑的因素：
1.输出的电压、电流、功率；
2.输入的电压、电流；
3.安全因素；
4.输出纹波；
5.电磁兼容和电磁干扰；
6.体积限制；
7.功耗限制；
8.成本限制。
关于去耦电容：
去耦电容在集成电路电源和地之间有两个作用：一方面是本集成电路的蓄能电容，另一方面旁路掉该器件的高频噪声。数字电路中典型的去耦电容值是 0.1μF，这个电容的分布电感的典型值是5μH。0.1μF的去耦电容有5μH的分布电感，它的并行共振频率大约在7MHz左右，也就是说，对于 10MHz以下的噪声有较好的去耦效果，对40MHz以上的噪声几乎不起作用。1μF、10μF的电容，并行共振频率在20MHz以上，去除高频噪声的效果要好一些。每10片左右集成电路要加一片充放电电容，或1个蓄能电容，可选10μF左右。最好不用电解电容，电解电容是两层薄膜卷起来的，这种卷起来的结构在高频时表现为电感。要使用钽电容或聚碳酸酯电容。去耦电容的选用并不严格，可按C=1/F，即10MHz取0.1μF，100MHz取 0.01μF。
推荐几款DSP的电源芯片：
TMS320LF24XX：TPS7333QD  5V-〉3.3v最大电流500mA
TMS320VC33：TPS73HD318 5V-〉3.3V和1.8V最大电流750mA
TMS320vc54xx：TPS73HD318  5V-〉3.3V和 1.8V最大电流750mA
TPS73HD301  5V-〉3.3V和可调最大电流750mA
TMS320vc55xx： TPS73HD301  5V-〉3.3V和可调最大电流750mA
TMS320C6000：PT6931 TPS56000  最大3A