发新帖我要提问
返回列表
打印

verilog 语言 不同数制间的转换?

[复制链接]
2967|3
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
atao涛|  楼主 | 2008-2-27 22:38 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
verilog, 函数, HDL, hd, integer
请教:
    在 VHDL 语言中  有 像 conv_integer  等  不同数制间转换的函数....  请问 在 VERILOG 中 函数是什么啊??

使用特权

评论回复 赏

相关下载

相关帖子
沙发
pearcaoer| | 2008-3-14 17:09 | 只看该作者

verilog不需要转化

直接使用就可以了
inteter a;
wire [7:0] b;

可以assign a=b;
也可以 assign b=a;

使用特权

评论回复 赏
板凳
songchao01| | 2008-3-26 09:37 | 只看该作者

问一下楼上的

整型变量有什么作用呢？它是可综合类型的么？
学到现在也没用过integer ...

使用特权

评论回复 赏
地板
wwwwggggqqqq| | 2008-4-16 16:18 | 只看该作者

integer不会被综合成硬件,会被优化掉的

altera的quartusII支持有符号数据类型的,例如:
signed reg testreg;

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

atao涛

49

主题

69

帖子

0

粉丝