发新帖我要提问
返回列表
打印
[FPGA]

求助：xilinx fifo ip核使用

[复制链接]
1540|6
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
502593045|  楼主 | 2013-8-9 18:43 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
FIFO, ip核, XILINX, hz, 时钟
请教大家，
     我使用的是xilinx FIFO ip核，写时钟125MHz，读时钟我做了两个实验，一个是100MHz，一个是150MHz。读使能是直接用read_en <= !empty。使用100MHz读出的数据是正确的、连续的，因为写时钟大于读时钟嘛。也说明了写进去的是正确的。但是使用150MHz读时钟，发现读出的数据是错误的。请问直接将空信号取反给读使能这样的策略可以吗？
    谢谢！

使用特权

评论回复 赏

相关下载

相关帖子
沙发
梅花望青竹| | 2013-8-11 23:55 | 只看该作者
按理说可以的。

使用特权

评论回复 赏
板凳
梅花望青竹| | 2013-8-11 23:56 | 只看该作者
这么快的速度可能是外部发送到 时候出现问题了。

使用特权

评论回复 赏
地板
梅花望青竹| | 2013-8-11 23:56 | 只看该作者
还有就是你的读取时钟跟fifo时钟可能不一致的。

使用特权

评论回复 赏
5楼
502593045|  楼主 | 2013-8-13 08:32 | 只看该作者
自己顶一下

使用特权

评论回复 赏
6楼
雪夜虫子| | 2013-8-14 09:27 | 只看该作者
本帖最后由 雪夜虫子 于 2015-7-23 09:21 编辑

...

使用特权

评论回复 赏
评分
参与人数 1威望 +1 收起 理由
502593045 + 1 赞一个!
7楼
502593045|  楼主 | 2013-8-14 15:46 | 只看该作者
谢谢！我 用chipscope观测的，可能是时钟有问题。现在可以了。

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

502593045

21

主题

54

帖子

2

粉丝