发新帖我要提问
返回列表
打印

FPGA的普通I/O口用作时钟输入输出

[复制链接]
5454|10
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
阿多|  楼主 | 2013-8-9 20:18 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
FPGA, I/O, 时钟, 输入输出, 数据采集
以前没用过FPGA，最近在用FPGA做数据采集，设计硬件的时候有个疑问，就是ALTERA的FPGA可以用普通I/O作为数据采集时钟的输入或输出脚使用吗，时钟频率为62MHZ，网上查了一下，有的说可以，有的说不行。
比较疑惑，有熟悉FPGA的兄弟可以解答一下吗？

使用特权

评论回复 赏

相关下载

相关帖子
沙发
lidake| | 2013-8-10 09:50 | 只看该作者
是不是做输出比较好啊？也不是很懂，帮你顶下，坐等高手，坐等猴哥了。

使用特权

评论回复 赏
板凳
Backkom80| | 2013-8-10 17:27 | 只看该作者
输出可以，问题不是特别大
输入不太好，时钟的输入从专用的时钟输入IO口进入。

使用特权

评论回复 赏
地板
阿多|  楼主 | 2013-8-12 09:23 | 只看该作者
谢谢版主，目前受硬件条件限制，似乎只能用普通I/O作62MHZ的时钟输入，不知道这个对数据采集影响有多大，会导致根本不能用吗？

使用特权

评论回复 赏
5楼
Backkom80| | 2013-8-12 10:24 | 只看该作者
阿多 发表于 2013-8-12 09:23
谢谢版主，目前受硬件条件限制，似乎只能用普通I/O作62MHZ的时钟输入，不知道这个对数据采集影响有多大，会 ...

会有影响，有多大影响不好说，
时钟有抖动，偏移这些
恩，应该能用，62MHZ不是很高的时钟。

使用特权

评论回复 赏
6楼
lidake| | 2013-8-12 11:24 | 只看该作者
我也跟着学习了

使用特权

评论回复 赏
7楼
zbhbyc| | 2013-8-12 17:53 | 只看该作者
如果62MH是供给PLL用的，建议走专用的时钟输入口，其他的除了一写专用口外，其他的端口都可以做输出输入口

使用特权

评论回复 赏
8楼
阿多|  楼主 | 2013-8-12 18:13 | 只看该作者
Backkom80 发表于 2013-8-12 10:24
会有影响，有多大影响不好说，
时钟有抖动，偏移这些
恩，应该能用，62MHZ不是很高的时钟。 ...

谢谢版主

使用特权

评论回复 赏
9楼
阿多|  楼主 | 2013-8-12 18:14 | 只看该作者
zbhbyc 发表于 2013-8-12 17:53
如果62MH是供给PLL用的，建议走专用的时钟输入口，其他的除了一写专用口外，其他的端口都可以做输出输入口
...

不是供给PLL用的，只是用作数据采集的同步时钟

使用特权

评论回复 赏
10楼
王紫豪| | 2013-8-12 23:55 | 只看该作者
可以的，要求不是非常严格的话，没多大关系。

使用特权

评论回复 赏
11楼
lwq030736| | 2013-8-13 10:06 | 只看该作者
如果不是很多寄存器要用到这个时钟的话是没什么问题的

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

阿多
个人签名：桃李春风一杯酒 江湖夜雨十年灯    (~)ǒ(~) (~)ǒ(~)

56

主题

153

帖子

0

粉丝