请教CPLD 分频问题

[复制链接]
2205|4
 楼主| fishingcat 发表于 2008-3-10 13:58 | 显示全部楼层 |阅读模式
我在用CPLD&nbsp;&nbsp;做分频时,&nbsp;出现一个怪现象&nbsp;.&nbsp;<br />输入CLK&nbsp;&nbsp;是50M&nbsp;的,&nbsp;使用的芯片是Xilinx&nbsp;的XC9572XL,&nbsp;-10ns的.&nbsp;当我将频率分为1/6&nbsp;时&nbsp;,&nbsp;输出是正常的;&nbsp;&nbsp;但是,当我做二分频时,&nbsp;输出的频率也是对的,&nbsp;但是在用示波器来测试时,&nbsp;却发现低电平时,&nbsp;没有低到0V,&nbsp;而是有个0.5~1V的电压.&nbsp;<br />请问,这是什么原因,&nbsp;如何解决?&nbsp;<br />使用的示波器:&nbsp;泰克的TDS2022.&nbsp;频宽是200M&nbsp;的.&nbsp;<br /><br />谢谢!
zgl7903 发表于 2008-3-10 17:18 | 显示全部楼层

需要考虑高速输出下的容性负载驱动能力

示波器探头是有匹配电容的,放到衰减10倍档,可以降低些影响
 楼主| fishingcat 发表于 2008-3-12 18:54 | 显示全部楼层

示波器已经采用衰减10倍档测试,结果一样.

to&nbsp;楼上的:&nbsp;<br />示波器已经采用衰减10倍档测试,但是结果一样.<br />这种情况需要做阻抗匹配再测量吗?<br /><br />另外增加一点,&nbsp;测量时,&nbsp;是采用DC&nbsp;耦合的。&nbsp;<br />
mohanwei 发表于 2008-3-12 19:17 | 显示全部楼层

探头呢?探头可能被黑了……

  
wwwwggggqqqq 发表于 2008-3-18 22:06 | 显示全部楼层

把频率分到1M以下试一下

如果还低不下去,就是你电路有问题,如果能低下去,就是示波器的问题了
您需要登录后才可以回帖 登录 | 注册

本版积分规则

1

主题

3

帖子

0

粉丝
快速回复 在线客服 返回列表 返回顶部