1）不知道门控时钟有什么缺点？？很多资料里都强调在设计中尽量不要使用门控时钟，有什么原因么？哪位大侠能给讲解的详细一点儿，小弟不胜感激。
2）javie发的一篇关于Verilog设计原则的帖子，提到过如果不得不用门控时钟，可以先用一个D触发器将门控信号打一拍(利用时钟的下降沿)然后再与输入时钟相与，这样做会使门控信号延迟半个时钟周期，为什么要这样做？是因为触发器的翻转会带来稳定门控信号的效果么（类似于剔除毛刺？）
3）下面这条语句是不是就引入了门控时钟？
assign ddr2_dqs=(dqs_en)?clk:1’bz;
在做DDR2的内存控制器，因为DDR2的数据选通信号DDR2_dqs必须与DDR2的输入时钟对齐，才出此下策。内存控制器前仿真是没有问题的，就是担心最终能不能实现，不知道各位大侠有没有其它的办法？
|
楼主
标题置顶
标题高亮
