发新帖我要提问
返回列表
打印

求用verilog写一个通用的UART的源代码

[复制链接]
1849|4
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
8637577|  楼主 | 2008-5-1 13:10 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
UART, verilog, 源代码, 输入输出
要求波特率可以设置。输入输出数据口为8位，分别带接收和发送中断指示。急急.

使用特权

评论回复 赏

相关下载

相关帖子
沙发
hotpower| | 2008-5-1 13:16 | 只看该作者

网上很多,不知能否实用


相关链接:http://www.google.cn/search?hl=zh-CN&q=%E5%BC%82%E6%AD%A5%E9%80%9A%E4%BF%A1%E4%B8%B2%E8%A1%8C%E5%8F%A3%E8%AE%BE%E8%AE%A1%E5%AE%9E%E4%BE%8B&btnG=Google+%E6%90%9C%E7%B4%A2&meta=&aq=f

使用特权

评论回复 赏
板凳
8637577|  楼主 | 2008-5-1 13:24 | 只看该作者

可以按照上面弄一个出来吗

先谢谢楼上

使用特权

评论回复 赏
地板
hotpower| | 2008-5-1 23:17 | 只看该作者

没做过verilog的UART代码~~~不过应该不难~~~

使用特权

评论回复 赏
5楼
hotpower| | 2008-5-3 19:57 | 只看该作者

异步FIFO结构


相关链接:http://www.baisi.net/thread-353149-1-1.html

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

8637577

5

主题

11

帖子

0

粉丝