21ic电子技术开发论坛 › 综合技术交流 › EDA 技术 › CYCLONE PLL 的问题
返回列表 发新帖我要提问

CYCLONE PLL 的问题

[复制链接]
2204|0
 楼主| feige5203 发表于 2008-5-4 09:08 | 显示全部楼层 |阅读模式
cyclone, PLL, 电平, 信号, 倍频
我altera的ep1c6内部pll锁相倍频，外部输入的20M的正弦信号，低电平是0v，高电平是3.3v，为什么2倍频之后的输出信号低电平是1.2v左右，高电平是2.1v左右啊（频率是40M），用示波器直流耦合看的啊。我把倍频的频率的改成一倍，信号输出就和输入的信号频率和电平一致，为什么啊，有知道的大侠吗？
回复

收藏 举报

相关帖子
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

feige5203

11

主题

38

帖子

0

粉丝
快速回复 在线客服 返回列表 返回顶部