各位大虾:
怎么把CPLD的输入悬空时置高,也就是输入接上拉电阻。又不想更改电路,我用的是Verilog语言。
书上只有这些话: pullup pulldown 这类门设备没有输入只有输出。上拉电阻将输出置为1。下拉电阻将输出置为0。 门实例语句形式如下: pull_gate [instance_name] (output); 门实例的端口表只包含1个输出。 例如:pullup PUP (pwr); 此上拉电阻实例名为PUP,输出pwr置为高电平1。
我不知道怎么做,请大虾们指导,在此先谢过啦! |