vhdl时钟上升沿与下降沿都促发利用怎么编写??

发表于 2008-6-11 05:28

发表于 2008-6-11 08:52

但是在同一个进程里不能同时使用上升下降沿啊???

发表于 2008-6-11 09:19

发表于 2008-6-12 12:39

谢谢

发表于 2008-6-12 21:27

写段描述上升沿和下降沿都触发的VHDL代码很简单，但大部分的FPGA不会支持综合出双沿触发器的，因为它们内部根本就没有这种资源。

发表于 2008-6-12 21:57

恩,是的,我一般写写不能被综合的 所以我在想有没有这个办法的 谢谢赐教^o^

发表于 2008-6-13 13:29

目前的编译软件都不综合在两种边沿触发，如果你非要在两个边沿锁存 就用FDDRRSE并使用两相时钟驱动，目前DDR,DDR2等等都是这样处理的. 具体信息在google上搜索FDDRRSE

发表于 2008-6-18 20:56

发表于 2014-8-20 16:09

我也是新手写了一个程序仿真成功了，不知道实际能不能实现。
process(clock1,reset)
begin
 if (reset='1') then
 output <= x"00" ;
 elsif rising_edge(clock1) then
 output <= input ;
 else
 if falling_edge(clock1) then
 output <= not input ;
 end if;
 end if;
end process;

vhdl时钟上升沿与下降沿都促发利用怎么编写??

相关帖子

用EVENT

上面的

使用FDDRRSE模块就可以在两个边沿锁存了

我是菜鸟,可否具体给个简单的例子!!

这个问题主要就看能不能综合了

恩,是的,所以我在想有没有这个办法的

VHDL中所谓的在event中赋值就是给D触发器赋值

支持8楼

浏览过的版块

社区建设奖章

欢快之小溪

伴坛终老

技术奇才奖章

无冕之王奖章

沉静之湖泊

十世金身

技术导师奖章

偶尔光临