发新帖我要提问
返回列表
打印

如何提高VHDL？

[复制链接]
2071|4
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
asgpc|  楼主 | 2008-7-3 11:00 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
VHDL, 显示控制, 时钟, 控制, COM
各位大虾：
  小弟学习cpld没几个月，基本语法都了解了一些，现在是在有些迷茫，不知道该怎么提高了，非常简单的模块是可以写一些的，比如些个什么时钟啊、LED显示控制之类，稍微复杂一点的就不知道如何下手了。所以就想做些练习，希望能有所提高，那位大哥能给些自己学习时的一些经验或者练习资料。小弟在此谢过了。！！！可以的话发到我邮箱 a_pc@163.com  谢谢了。。。

使用特权

评论回复 赏

相关下载

相关帖子
沙发
drentsi| | 2008-7-3 14:52 | 只看该作者

搞FPGA去

光搞VHDL是没多大前途的，硬件基础打好才行

使用特权

评论回复 赏
板凳
flanix| | 2008-7-4 08:56 | 只看该作者

搞FPGA去

要有项目做，有人带才行。

使用特权

评论回复 赏
地板
hughpro| | 2008-7-7 15:49 | 只看该作者

不要单纯的学习语言，去做实际的工程就好了

使用特权

评论回复 赏
5楼
mr.king| | 2008-7-7 21:46 | 只看该作者

用时序控制锻炼,比如EPP接口

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

asgpc

13

主题

15

帖子

0

粉丝