21ic电子技术开发论坛 › 综合技术交流 › EDA 技术 › 将FPGA输出引脚设为高阻的问题
返回列表 发新帖我要提问

将FPGA输出引脚设为高阻的问题

[复制链接]
7657|4
 楼主| herozoujie 发表于 2008-7-28 17:13 | 显示全部楼层 |阅读模式
FPGA, 引脚, IO端口, Output, TPU
把一个output设置成Z，用示波器去观察，结果发现电压读数1.97V，IO端口是3.3V驱动的，正常吗？高阻时读数应该是0吧
回复

收藏 举报

相关帖子
jzt369 发表于 2008-7-29 13:13 | 显示全部楼层

未必

  
回复

收藏 举报

小李志 发表于 2008-7-31 12:34 | 显示全部楼层

既然已经高阻了

高阻只是防止总线冲突，你已经决定不用它了，那就不用7关心他的电平拉
回复

收藏 举报

 楼主| herozoujie 发表于 2008-8-1 10:30 | 显示全部楼层

收益不少

  
回复

收藏 举报

wwwwggggqqqq 发表于 2008-9-28 14:36 | 显示全部楼层

这是正常的

  
回复

收藏 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

herozoujie

70

主题

152

帖子

0

粉丝
快速回复 在线客服 返回列表 返回顶部