发新帖我要提问
返回列表
打印

将FPGA输出引脚设为高阻的问题

[复制链接]
6507|4
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
herozoujie|  楼主 | 2008-7-28 17:13 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
FPGA, 引脚, IO端口, Output, TPU
把一个output设置成Z，用示波器去观察，结果发现电压读数1.97V，IO端口是3.3V驱动的，正常吗？高阻时读数应该是0吧

使用特权

评论回复 赏

相关下载

相关帖子
沙发
jzt369| | 2008-7-29 13:13 | 只看该作者

未必

使用特权

评论回复 赏
板凳
小李志| | 2008-7-31 12:34 | 只看该作者

既然已经高阻了

高阻只是防止总线冲突，你已经决定不用它了，那就不用7关心他的电平拉

使用特权

评论回复 赏
地板
herozoujie|  楼主 | 2008-8-1 10:30 | 只看该作者

收益不少

使用特权

评论回复 赏
5楼
wwwwggggqqqq| | 2008-9-28 14:36 | 只看该作者

这是正常的

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

herozoujie

70

主题

152

帖子

0

粉丝