发新帖我要提问
返回列表
打印

xilinx的95144xl输出问题。输出管脚与设计的反相了。为什么？

[复制链接]
1648|1
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
jchen_2000|  楼主 | 2008-8-20 14:54 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
XILINX, 管脚, 芯片, CPLD, PLD
现在用xilinx的CPLD95144，前几年都用得很好的，那时候软件用4.1版本的，现在开发一个新板子，买了两片芯片，发现一个问题，我用7.1版本的开发，用原理图的开发模式，每一个管脚的输出都与设计输出是反相的，是不是哪个设置问题还是芯片问题？比如，P1管脚经过输入缓冲，到输出缓冲到P2管脚，这时候，两个的波形就反相了。同理，大概用示波器比较了6个管脚，都存在这个问题，波形反相。。

使用特权

评论回复 赏

相关下载

相关帖子
沙发
wwwwggggqqqq| | 2008-9-28 14:22 | 只看该作者

检查一下你的示波器先

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

jchen_2000

21

主题

30

帖子

1

粉丝