发新帖我要提问
返回列表
打印

语言符号 NOT ~ !

[复制链接]
4950|2
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
atao涛|  楼主 | 2008-9-8 23:11 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
HDL, VHDL, hd, logic, VECTOR
  请教:
          VERILOG  : 有 ~ (按位取反)和 !(逻辑非)
          VHDL  : 只有一个  NOT 
那么 在VHDL中,,,怎么区分 按位取反 和 逻辑非  (对于 STD_LOGIC_VECTOR 型) ???
谢谢
           

使用特权

评论回复 赏

相关下载

相关帖子
沙发
ychuijie| | 2008-9-9 22:22 | 只看该作者

一个就够了

对于一位信息 not 就是逻辑非。
对于多位信息，not就是按位取反。

使用特权

评论回复 赏
板凳
atao涛|  楼主 | 2008-9-10 15:24 | 只看该作者

VHDL 对于多位信息,逻辑非怎么表示?

VHDL 对于多位信息,逻辑非怎么表示?

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

atao涛

49

主题

69

帖子

0

粉丝