FPGA设计成功关键

发表于 2008-10-18 20:19

1、想方设法使用一个时钟，进行同步设计。 2、确保信号建立时间无误。 3、尽量降低电路速度。 4、不要认为使用硬件描述语言是做软件。时刻保将自己写的每条语句都能找到成相应的硬件。

发表于 2008-10-24 14:20

发表于 2008-10-25 20:08

发表于 2008-11-6 13:56

不仔细分清哪些语句能综合，哪些不能综合的，就会出错的。弄综合的就是有对应电路的，不能综合的就是对应电路找不到或者不容易实现的。这似乎还和你的综合工具有关

发表于 2008-12-2 23:15

在写HDL程序时，不能以软件的思维来考虑，你要知道你的程序最后出来的是电路，电路功能的实现是以时钟为基准的。 至于什么能综合，什么不能综合，只要你的语言规范，去掉综合产生的错误和告警就行，不用管什么能综合什么不能！

发表于 2008-12-8 22:46

说的不错。就是太空洞了 ！@

发表于 2008-12-13 23:24

楼主所言极是

发表于 2010-3-4 23:51

不要认为使用硬件描述语言是做软件。时刻保将自己写的每条语句都能找到成相应的硬件。这话就如大音无声一样，真的应该说得具体点~

发表于 2010-3-5 02:04

HDL是硬件描述语句，不是程序。

sxhhhjicbb · 发表于 2010-3-5 14:02

硬件描述语言：“硬件”是核心，“语言”是载体，“描述”是过程。

发表于 2010-3-7 21:49

第一条是说同步设计，同步设计不一定就是最好方案，需要看设计需求。有时候需要做异步设计。
第二条是说什么？工具可以帮助检查
第三条根据设计需求，速度和资源找平衡
第四条是应该是设计基础吧，不论是fpga还是MCU编程，都需要知道自己写的东西是什么，它来做是否会比较费劲~

发表于 2010-3-10 17:15

刚刚学习，有个概念的理解不清楚：
能综合的语句、数据类型才能最后对应芯片内部的实际连线、逻辑电路之类的东西，对么？
如果正确那么不能综合的语句,数据类型，定义他们做什么用？

比如书上说VHDL综合器不能综合时间类型的数据，那么语句
p<=a AFTER 50 ns;在延时小于50ns时有什么意义？

发表于 2010-4-2 21:03

精辟！言之有理，值得学习

发表于 2010-4-2 21:17

做FPGA有高深度数字存储示波器大大加快问题解决速度

发表于 2010-4-15 23:02

good

发表于 2010-9-10 15:28

干练，好要慢慢体会呀！

发表于 2010-11-22 10:46

CPLD/FPGA设计本身就是直面硬件的描述其描述语言和c本质不同

发表于 2010-11-23 11:10

:lol头疼

发表于 2010-11-24 08:33

这种帖子也算精华？

发表于 2010-12-10 21:28

都是大的概念，能不能说详细点，特别是最后一条

FPGA设计成功关键

相关帖子

最后一条如何实现？举例说说吧

如果你没深入学过软件编程，最后一条就很容易做到

我猜

hehe

说的不错

楼主所言极是

评分

浏览过的版块

晶莹之水滴

技术新星奖章

社区建设奖章

欢快之小溪

涓涓之细流

常驻人口

核心会员奖章

技术导师奖章

十世金身

坚毅之洋流

精英会员奖章

奔腾之江水

七世轮回

精华达人奖章

湍急之河流

技术奇才奖章