发新帖我要提问
返回列表
打印

cpld fpga 实现clk的简单方法

[复制链接]
1727|5
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
wangkj|  楼主 | 2008-10-30 16:25 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
CPLD, FPGA, pi, Input, Output
pin1:clk,input,
pin2:clk_out output,
clk_out=~clk; 
pin1,pin2 用100欧电阻连接，
利用cpld,fpga本身的延时，
实现时钟功能。
可行否？

使用特权

评论回复 赏

相关下载

相关帖子
沙发
wangkj|  楼主 | 2008-10-30 16:27 | 只看该作者

或者，更进一步，能不能结合无源晶体，实现准确时钟？

使用特权

评论回复 赏
板凳
王紫豪| | 2008-11-4 09:41 | 只看该作者

无源晶体+个7404做

使用特权

评论回复 赏
地板
masashinakayama| | 2008-11-4 12:53 | 只看该作者

要shotty PIN特性的CPLD

使用特权

评论回复 赏
5楼
wangkj|  楼主 | 2008-11-5 08:34 | 只看该作者

shotty PIN 啥意思?

使用特权

评论回复 赏
6楼
钻研的鱼| | 2008-11-6 08:24 | 只看该作者

很少看见cpld或者fpga做晶振源

很少看见cpld或者fpga做晶振源，因为这需要物理约束，否则很容易被优化掉。同时这种时钟频率速率非常高，而且基本上是不准的，受器件温度影响很大。其实fpga内部都有丰富的锁相环，为何不用呢？

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

wangkj

581

主题

9976

帖子

24

粉丝