发新帖我要提问
返回列表
打印

为什么我在quartusII中包含一个文件会出错啊

[复制链接]
2257|4
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
zjf0000|  楼主 | 2008-11-5 10:57 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
quartusII, vi, divider, IDE, verilo
提示信息如下：Error (10228): Verilog HDL error at divider.v(1): module "divider" cannot have duplicate definition
我的文件包含是这样的，在一个模块中包含`include "divider.v"，但是一直编译不过去，求助

使用特权

评论回复 赏

相关下载

相关帖子
沙发
pianran| | 2008-11-13 14:50 | 只看该作者

为什么我在quartusII中包含一个文件会出错啊

关注，从来没有在verilog HDL中用过include,等待高手回复.

使用特权

评论回复 赏
板凳
熊小良| | 2008-11-17 12:24 | 只看该作者

没创建调用文件

好像是你的divider.v这个文件没创建调用。右击divider.v文件名有一个创建调用文件的选项单击创建就可以了。好久没玩了我记得是这样的。verilog中一个文件调用另一个文件单单写个include divider.v语句是不行的还要创建调用文件（至少altera的quartusii的编译器是这样的）

使用特权

评论回复 赏
地板
yuanjian79| | 2008-12-25 16:47 | 只看该作者

重定义

`ifndef DIVIDER_V
`define DIVIDER


`endif /*DIVIDER_V*/

使用特权

评论回复 赏
5楼
zjf0000|  楼主 | 2008-12-26 08:56 | 只看该作者

*****

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

zjf0000

67

主题

421

帖子

1

粉丝