发新帖我要提问
返回列表
打印

vhdl出错

[复制链接]
1771|1
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
xyzabczzq|  楼主 | 2008-12-18 13:00 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
VHDL, TI, Architecture, ck, ge
各位兄台，麻烦帮忙看下这个出错信息是什么意思啊？我是自学的。多谢！near "EOF": expecting: ARCHITECTURE CONFIGURATION ENTITY LIBRARY PACKAGE USE，感觉该写的我都写了，不缺东西啊。

使用特权

评论回复 赏

相关下载

相关帖子
沙发
g19860529| | 2008-12-21 11:00 | 只看该作者

可能是你的库或者包集合没有加上

程序里可能用到了一些元件例化、函数。如果没有，你试试加上use ieee.std_logic_arith.all; use ieee.std_logic_unsigned.all;

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

xyzabczzq

1

主题

1

帖子

1

粉丝