21ic电子技术开发论坛 › 综合技术交流 › EDA 技术 › vhdl出错
返回列表 发新帖我要提问

vhdl出错

[复制链接]
2359|1
 楼主| xyzabczzq 发表于 2008-12-18 13:00 | 显示全部楼层 |阅读模式
VHDL, TI, Architecture, ck, ge
各位兄台，麻烦帮忙看下这个出错信息是什么意思啊？我是自学的。多谢！near "EOF": expecting: ARCHITECTURE CONFIGURATION ENTITY LIBRARY PACKAGE USE，感觉该写的我都写了，不缺东西啊。
回复

收藏 举报

相关帖子
g19860529 发表于 2008-12-21 11:00 | 显示全部楼层

可能是你的库或者包集合没有加上

程序里可能用到了一些元件例化、函数。如果没有，你试试加上use ieee.std_logic_arith.all; use ieee.std_logic_unsigned.all;
回复

收藏 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

xyzabczzq

1

主题

1

帖子

1

粉丝
快速回复 在线客服 返回列表 返回顶部