发新帖我要提问
返回列表
打印

请教在VHDL程序中配置上拉输出

[复制链接]
1854|3
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
llh_kf1100|  楼主 | 2009-3-23 21:19 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
HDL, VHDL, VHDL程序, hd, IO
请教在VHDL程序中配置上拉输出？
我在IO口配置输出为上拉输出时，实现过程中总是报警告，所以我想在程序中配置，这样综合出来就和翻译和配置一致了，不知道可不可以？

使用特权

评论回复 赏

相关下载

相关帖子
沙发
llh_kf1100|  楼主 | 2009-3-23 21:21 | 只看该作者

请各位大侠指点下

使用特权

评论回复 赏
板凳
dragon_hn| | 2009-3-29 06:08 | 只看该作者

VHDL好像没有上拉的概念吧？

verilog好像就有。
上拉一般是在FPGA的引脚上配置的，如果用QUARTUS II，在编译的时候配置而不是通过VHDL来配置。

使用特权

评论回复 赏
地板
473009| | 2009-4-1 18:29 | 只看该作者

考，能这样子做吗

内部都是逻辑电路，怎么能搞上下拉

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

llh_kf1100

2

主题

8

帖子

0

粉丝