职位描述：
1. 负责数字集成电路设计
2．用 Verilog 语言进行数字电路的RTL设计
3．用 NCverilog 工具进行电路仿真，测试已设计电路的正确性
4．用synopsys 的 Design compiler 工具进行电路综合，并用 Primetime 工具对门级电路进行时序分析
5．以单片机为控制核心的SOC数字集成电路的架构合成设计。
1．微电子或相关专业毕业，本科学历以上
2．1-2年CMOS数字逻辑电路设计经验，或优秀应届毕业生
3．熟悉Verilog 语言和良好的数字电路基础
4．熟悉数字逻辑电路设计的相应EDA工具
5．熟悉单片机的工作原理。
2009-3-22
联系人：王**
email：swfywx@163.com |
楼主
标题置顶
标题高亮
