发新帖我要提问
返回列表
打印

关于maxplus II 的波形图

[复制链接]
3232|6
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
yaozhican|  楼主 | 2009-3-28 21:50 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
maxplus, 端口, maxplusII, plusII, 仿真
  各位，我想请问一下，自己刚学maxplus II,画半加器的图，然后就时序仿真，但是其中有些和书上的图很不一样，所以想请教下各位！
  为什么输出端口在不为0的时候，会突然跳转一下成为0（就一小段而已），然后又变回1。
  而同时为什么图上应该要在输入端口同时为1，本来S输出端口应该为0的，可是居然要等一小段时间才能变为0？？
  麻烦了！

使用特权

评论回复 赏

相关下载

相关帖子
沙发
wujing198| | 2009-3-28 21:52 | 只看该作者

很正常啊！

这就是综合之后电路延迟产生的效果。这就是硬件和软件根本的区别。

使用特权

评论回复 赏
板凳
yaozhican|  楼主 | 2009-3-28 21:54 | 只看该作者

请问楼上的

请问楼上的，有什么办法可以避免吗？

使用特权

评论回复 赏
地板
wujing198| | 2009-3-28 22:07 | 只看该作者

这说来就话长了

严格的说来毛刺、信号延迟这些是无法避免。一般来说通过同步电路设计消除这些电路延迟带来的不良影响。还可以通过更换物理器件来完成，也就是说换成更高速的FPGA。
要讲清楚这些的话需要开一堂讲座。

使用特权

评论回复 赏
5楼
yaozhican|  楼主 | 2009-3-28 22:09 | 只看该作者

哇？那就是说？

那就是说如果简单的毛刺和信号延迟是无法避免的？按照现在简单的图？？不是仅仅通过一两个软件设置就能避免的？

使用特权

评论回复 赏
6楼
wujing198| | 2009-3-28 22:23 | 只看该作者

可以啊

如果你看得碍眼的话把仿真最小分辨率调大就可以了。仿真的时候就显示不出来了。
但是毛刺和信号延迟还是真实存在的。
这是物理世界的真实。

使用特权

评论回复 赏
7楼
dragon_hn| | 2009-3-29 06:01 | 只看该作者

老大

都用quartus II了，你电脑比较老么？居然还在用maxplus II。
毛刺有可能对后级电路带来影响。
在FPGA上，一般可以通过加D触发器（同步电路）来避免毛刺对后级电路产生影响。

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

yaozhican

1

主题

3

帖子

0

粉丝