发新帖我要提问
返回列表
打印

请教，关于CPLD上电的问题

[复制链接]
1771|1
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
jian0052|  楼主 | 2009-5-12 10:45 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
CPLD, 电平, Quartus, UART, I/O
小弟初学CPLD，最近用EPM7512AE，发现一个问题，就是上电后，所有要用的I/O口输出都是高电平，而我想避免这种情况，也就是希望上电后输出低电平，请教高手赐教.听说在Quartus里是可以设定的，有人知道怎么设定么？

使用特权

评论回复 赏

相关下载

相关帖子
沙发
Fourier00| | 2009-5-15 20:21 | 只看该作者

可以在内部的逻辑里面取个反啊

可以在内部的逻辑里面取个反啊

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

jian0052

3

主题

14

帖子

0

粉丝