本帖最后由 lansy525 于 2013-8-11 22:46 编辑
用三个IC搭一个数字PLL
![]()
本设计思想中的简单电路给出了一个传统模拟锁相环的基础特性，但电路中除了基准振荡器以外，没有其它的模拟元件。虽然其它可用的数字PLL，包括那些采用加/减计数器的数字PLL，但本文这个更简单也更灵活。 此电路最早在30多年前用作时钟再生器，用于磁记录中自带时钟码（如曼彻斯特码或双相码）的数据分隔器。很快人们就明白了它有很多其它应用。该电路亦可以作为伺服控制器的基础，用于磁带驱动器的走带轮电机/转速计。LSI磁盘/磁带控制芯片同时包括了数据分隔器和走带轮伺服控制器，其优点是没有模拟电路，不需要调节。由于它很早以前就已用于批量的产品中，因此今天已没有专利问题，可以免费使用。 图1中的例子只使用了三只IC 7474 74161 7404，可快速制作出原型电路，解释也很简单。74161计数器输出与预置输入端之间的连接，构成了一个实现查询表的基本ROM（表1）。16XREF应是一个方波，或至少不是一个窄脉冲，因为必须考虑在上升沿和下降沿以及设置时间出现的情况。INPUT脉冲必须足够长，以满足为7474 D触发器所挑选逻辑系列器件对时钟脉冲宽度的要求。
|
楼主
标题置顶
标题高亮
