21ic电子技术开发论坛 › 综合技术交流 › EDA 技术 › verilog中能否在.V文件中对.gdf文件继续修改？ ...
返回列表 发新帖我要提问

verilog中能否在.V文件中对.gdf文件继续修改？

[复制链接]
3203|2
 楼主| miantan 发表于 2007-1-18 13:08 | 显示全部楼层 |阅读模式
verilog, verilo, 信号, 硬件
例如我已经编辑好一个名为123.gdf文件，我需要对输入端加信号，还要把文件下载到硬件中，是否只得在.V文件中赋值。所以想问是否可在.V文件中对.gdf文件修改。<br />
回复

收藏 举报

相关帖子
dd123 发表于 2007-1-31 16:42 | 显示全部楼层

操作方法：

在gdf文档中，双击.v文档的符号框，就可进入.v文件进行编辑。如有增加或减少端口，需要重建.sym文件，再加入到gdf文档中。
回复

收藏 举报

zhh124 发表于 2007-1-31 18:49 | 显示全部楼层

说的是MAX PLUS中的吗?

  
回复

收藏 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

miantan

7

主题

20

帖子

0

粉丝
快速回复 在线客服 返回列表 返回顶部