发新帖我要提问
返回列表
打印
[CPLD]

芯片上多个时钟输入是什么个情况？

[复制链接]
1879|8
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
shitouzdh|  楼主 | 2013-8-12 15:36 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
时钟, 芯片, 引脚, epm240
EPM240芯片上有四个时钟输入引脚，分别应该是GCLK0 GCLK1 GCLK2 GCLK3吧，为啥有四个呢？ 有人说是内部逻辑与外部同步，我不太懂，能否解释一下，非常感谢！

使用特权

评论回复 赏

相关帖子
沙发
shitouzdh|  楼主 | 2013-8-12 15:45 | 只看该作者
没人嘛？

使用特权

评论回复 赏
板凳
soso| | 2013-8-12 15:55 | 只看该作者
你的意思理解不透啊。。时钟 供电正常     晶振是否起振 VTT是否有效  系统总线正常

使用特权

评论回复 赏
地板
huangxz| | 2013-8-12 16:59 | 只看该作者
一般来讲就会用一个,但是因为时钟的线特别一点，作为输入用是很好的。

使用特权

评论回复 赏
5楼
shitouzdh|  楼主 | 2013-8-12 17:37 | 只看该作者
匿名者 发表于 2013-8-12 15:55
你的意思理解不透啊。。时钟 供电正常     晶振是否起振 VTT是否有效  系统总线正常 ...

意思就是为什么CPLD或FPGA芯片上有多个时钟输入引脚？ 这几个引脚彼此之间有什么区别吗？

使用特权

评论回复 赏
6楼
shitouzdh|  楼主 | 2013-8-12 17:40 | 只看该作者
huangxz 发表于 2013-8-12 16:59
一般来讲就会用一个,但是因为时钟的线特别一点，作为输入用是很好的。

只用一个是随便选一个就行嘛？ GCLK0 GCLK1 GCLK2.....应该还是有区别的吧，我新手，还请多多详解，多谢！

使用特权

评论回复 赏
7楼
huangxz| | 2013-8-12 18:21 | 只看该作者
shitouzdh 发表于 2013-8-12 17:40
只用一个是随便选一个就行嘛？ GCLK0 GCLK1 GCLK2.....应该还是有区别的吧，我新手，还请多多详解，多谢 ...

没什么本质区别的，放心用吧

使用特权

评论回复 赏
评分
参与人数 1威望 +1 收起 理由
shitouzdh + 1 很给力!
8楼
shitouzdh|  楼主 | 2013-8-14 10:23 | 只看该作者
huangxz 发表于 2013-8-12 18:21
没什么本质区别的，放心用吧

:victory:

使用特权

评论回复 赏
9楼
雪夜虫子| | 2013-8-14 10:32 | 只看该作者
本帖最后由 雪夜虫子 于 2015-7-23 09:21 编辑

...

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

shitouzdh

1

主题

10

帖子

1

粉丝