发新帖我要提问
返回列表
打印
[FPGA]

FPGA中DDS的系统时钟问题!

[复制链接]
2171|1
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
buqibushe|  楼主 | 2007-1-21 23:25 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
DDS, FPGA, 系统时钟, PLL, 控制
我想在FPGA中做一个DDS,但分了若干个频段,所以加到DDS有几个不同的系统时钟,我的想法是对PLL的输出时钟用计数器进行分频获得所想的几个不同的时钟,然后用多路器经外部控制选择所要的时钟加到DDS,但我不知道时钟经过多路器会不会对时钟有所影响(时钟经过了!!组合逻辑!!)?危害有多大?不知这种担心是否必要,还有更好的办法吗??
请各位大侠赐教!!!

使用特权

评论回复 赏

相关下载

相关帖子
沙发
drogy| | 2007-1-23 13:41 | 只看该作者

跟进

通常来说,多路选择器的使用需要考虑很多因素,阻抗的匹配,开关的速度,漏电流分量等因素.
最佳的方式,就采用适中控制电路将多路频率与基准源进行同步,然后在输入DDS中完成合成.

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

buqibushe

11

主题

177

帖子

0

粉丝