上拉电阻为什么能把波形整体拉上去

发表于 2007-1-30 13:33

FPGA输出3.3V发波，到74AC04非门的输出。
为了使电平满足要求，可以在非门的输出端加上拉电阻，输出的波形整体向上
移动了。

加上拉电阻后的整体波形为什么可以向上移动呢？

整体移动后，电平可以满足要求了，但是会带来什么潜在的问题呢？

发表于 2007-1-30 13:48

发表于 2007-2-6 21:40

整体拉高后还是有危害的。
不过那要看你的上拉电阻拉，74AC04有可能只输出低电平哦！与你的上拉电阻选择过小有关。
我前几天就被涮了！

发表于 2007-2-13 14:56

过了，噪声容限降低了，功耗加大了，

发表于 2007-2-14 20:51

看看74AC04，你不加上拉电阻看看是什么情形？