发新帖我要提问
返回列表
打印

上拉电阻为什么能把波形整体拉上去

[复制链接]
3013|4
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
mygaojian|  楼主 | 2007-1-30 13:33 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
上拉电阻, 移动, 电平, FPGA, PGA
FPGA输出3.3V发波，到74AC04非门的输出。
为了使电平满足要求，可以在非门的输出端加上拉电阻，输出的波形整体向上
移动了。

加上拉电阻后的整体波形为什么可以向上移动呢？

整体移动后，电平可以满足要求了，但是会带来什么潜在的问题呢？

使用特权

评论回复 赏

相关下载

相关帖子
沙发
iC921| | 2007-1-30 13:48 | 只看该作者

看看74AC04，你不加上拉电阻看看是什么情形？

使用特权

评论回复 赏
板凳
dhwwhut| | 2007-2-6 21:40 | 只看该作者

RE

整体拉高后还是有危害的。
不过那要看你的上拉电阻拉，74AC04有可能只输出低电平哦！与你的上拉电阻选择过小有关。
我前几天就被涮了！

使用特权

评论回复 赏
地板
jasonell| | 2007-2-13 14:56 | 只看该作者

上拉太强了，

过了，噪声容限降低了，功耗加大了， 

使用特权

评论回复 赏
5楼
NE5532| | 2007-2-14 20:51 | 只看该作者

RC时间

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

mygaojian

191

主题

515

帖子

2

粉丝