发新帖我要提问
返回列表
打印

LVCMOS25的问题

[复制链接]
4115|3
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
shajiayu|  楼主 | 2013-8-13 14:30 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
CMOS, 电平, FPGA, PGA, IO
xilinx的芯片如果IO被配置成LVCMOS25，输出的时候肯定是高电平2.5V，这样即便对方是3.3V标准的一般也能检测。如果对方给的3.3V高电平的信号，FPGA肯定能查询到高电平。但是这样会不会损坏FPGA的IO口呢？还是没问题呢？

使用特权

评论回复 赏

相关帖子
沙发
雪夜虫子| | 2013-8-13 14:59 | 只看该作者
本帖最后由 雪夜虫子 于 2015-7-23 09:21 编辑

...

使用特权

评论回复 赏
板凳
gdxizhilang| | 2013-8-13 15:51 | 只看该作者
:)，数字电平

使用特权

评论回复 赏
地板
shajiayu|  楼主 | 2013-8-15 10:46 | 只看该作者
好吧，结贴了

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

shajiayu

2

主题

4

帖子

0

粉丝