cadence中VCO仿真为啥设置maxsetp=10ps？

发表于 2013-8-15 01:53

设计了个VCO电路，不能振荡
看见有人说是仿真中没有躁声的原因，所以不能起振
然后说在transient option 里面设置maxsetp=10ps只要满足起振条件，一般很容易起振
我设了一下，果然有振荡出来
请问，这样电路是不是算可以正常工作？
另外，maxsetp=10ps设置是啥意思？ maxstep 最大时间步进用来做什么的？能否说详细些呢？

发表于 2013-8-16 23:41

没有人说明啊，分都送不掉啊

发表于 2013-8-19 14:15

Dead lock only exists in the simulation. In real world, a small purtubation will cause VCO to oscillate. Or you can set the inital condition such that it will oscillate. By Using IC in spice option.

发表于 2013-8-19 22:37

看不见回帖啊

发表于 2013-8-22 20:45

这个我真不会。

发表于 2013-8-22 20:45

让forgot和小梅来回答

发表于 2013-8-25 22:46

本帖最后由 candongco 于 2013-8-25 22:47 编辑

怎么结帖给分啊？
不会啊

结了，没人回答，送帮主了

发表于 2013-8-26 21:04

candongco 发表于 2013-8-25 22:46
怎么结帖给分啊？
不会啊

感谢啊

发表于 2013-8-26 21:04

candongco 发表于 2013-8-25 22:46
怎么结帖给分啊？
不会啊

没能帮到您，很不好意思啊

发表于 2013-8-29 21:50

好呀啊

发表于 2013-8-29 21:57

不错啊

cadence中VCO仿真为啥设置maxsetp=10ps？

相关帖子

浏览过的版块

技术新星奖章

终身成就奖章

坚毅之洋流

十世金身

技术领袖奖章