cadence中VCO仿真为啥设置maxsetp=10ps？

只看该作者 · 2013-8-15 01:53

设计了个VCO电路，不能振荡
看见有人说是仿真中没有躁声的原因，所以不能起振
然后说在transient option 里面设置maxsetp=10ps只要满足起振条件，一般很容易起振
我设了一下，果然有振荡出来
请问，这样电路是不是算可以正常工作？
另外，maxsetp=10ps设置是啥意思？ maxstep 最大时间步进用来做什么的？能否说详细些呢？

只看该作者 · 2013-8-16 23:41

没有人说明啊，分都送不掉啊

只看该作者 · 2013-8-19 14:15

Dead lock only exists in the simulation. In real world, a small purtubation will cause VCO to oscillate. Or you can set the inital condition such that it will oscillate. By Using IC in spice option.