发新帖我要提问
返回列表
打印

请教：用verilog编写程序怎么来实现任意分频

[复制链接]
2521|2
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
paperfly|  楼主 | 2007-5-21 15:22 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
verilog, 编写, verilog编写, verilo, 编译
包括整数倍分频或者分数倍的分频的实现
比如实现7分频或者8/3分频
有没有详细的资料介绍呢？
实现整数倍分频编写的程序编译能通过，但综合不能通过
希望得到高人指点，谢谢！

使用特权

评论回复 赏

相关下载

相关帖子
沙发
suntou| | 2007-5-22 23:23 | 只看该作者

上升沿和下沿

奇数倍分频需要同时用到上升沿和下沿的，再想想！分数分频数字设计出了.5的，其他都很难实现了。

使用特权

评论回复 赏
板凳
paperfly|  楼主 | 2007-5-27 22:44 | 只看该作者

?奇数倍分频

奇数倍分频 好象是需要同时用到上升沿和下沿
这样好象在综合的时候会出问题
仿真基本能通过

????

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

paperfly

7

主题

10

帖子

1

粉丝