打印
[FPGA]

求教下IP核怎么设置啊?

[复制链接]
1383|2
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
狂魔霸天|  楼主 | 2013-8-18 15:50 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
module fft (
        clk,
        reset_n,
        inverse,
        sink_valid,
        sink_sop,
        sink_eop,
        sink_real,
        sink_imag,
        sink_error,
        source_ready,
        sink_ready,
        source_error,
        source_sop,
        source_eop,
        source_valid,
        source_exp,
        source_real,
        source_imag);

        input                clk;
        input                reset_n;
        input                inverse;
        input                sink_valid;
        input                sink_sop;
        input                sink_eop;
        input        [11:0]        sink_real;
        input        [11:0]        sink_imag;
        input        [1:0]        sink_error;
        input                source_ready;
        output                sink_ready;
        output        [1:0]        source_error;
        output                source_sop;
        output                source_eop;
        output                source_valid;
        output        [5:0]        source_exp;
        output        [11:0]        source_real;
        output        [11:0]        source_imag;
endmodule
这个我怎么知道每一个输入输出该怎么使用呢?在哪个文件里面有说明?

相关帖子

沙发
Backkom80| | 2013-8-19 08:15 | 只看该作者
生成IP核是有相应的datasheet,在这个文档上有如何使用

使用特权

评论回复
板凳
huojiwei1991| | 2013-8-23 18:51 | 只看该作者
Xilinx ip在生成的时候,左下角有个datasheet按钮,打开会有对应ip的datasheet,里面有每个接口的含义,以及使用时序

使用特权

评论回复
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

1

主题

3

帖子

0

粉丝