发新帖我要提问
返回列表
打印

询问一个版图布局的问题，如何减少总线耗费的面积？

[复制链接]
1332|0
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
tonywu|  楼主 | 2007-7-16 10:18 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
总线, se, ST, 加法器, CAD
大家好！我现在在学习版图，因为我这里只有一套Cadence的工具，所以版图用的还是Virtuoso，没有SE或者Astro这些工具，上周我画了一个8位的加法器，电路看起来很简单，但是版图做起来就要命了，总线耗费了非常大的面积（因为有三组总线A、B、sum），结果弄下来，总线的面积比管子的面积大很多，要命了。

 

附件图片是我画版图的布局方法，是最简单的方法，大家帮忙看看，有什么办法可以优化，减少这个模块的面积。因为我这里没有SE或者Astro这些工具，所以我也很想知道如果是SE或者Astro这些工具作，他们布一个8位的加法器，布出来大概是什么样子？

多谢大家了！



使用特权

评论回复 赏

相关下载

相关帖子

返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

tonywu

2

主题

7

帖子

0

粉丝