发新帖我要提问
返回列表
打印
[FPGA]

FPGA实现等效采样的时钟问题

[复制链接]
1177|0
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
sGar|  楼主 | 2013-8-20 19:47 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
FPGA实现, 时钟, ge, Trigger, 信号
本帖最后由 sGar 于 2013-8-20 19:50 编辑

  现在想用FPGA做一个示波器，在等效采样上遇到问题，我想用顺序等效采样，就是在trigger信号上升后分别延时10ns，20ns，30ns等等，要想做到这些延时，我思量100Mhz的内部时钟上升沿必须与trigger一致，不然会出现最大10ns偏差。不知该怎么处理，用的是Xilinx的Nexys3板子。
  补充一下：trigger是外部的触发信号

使用特权

评论回复 赏

相关下载

相关帖子

返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

sGar

1

主题

2

帖子

0

粉丝