verilog 语言写ad822的采集用大dac900回放

发表于 2013-8-23 22:27

这应该是一个很简单的程序，芯片的时钟使用锁相环给的，但是回放的信号总是不理想，偶尔会有信号偏离的较远，我采回来的信号想进一步做FFt分析所以想信号好点儿，求大神指点一下，我是新手。

发表于 2013-8-23 23:18

检查时序呗

发表于 2013-8-24 08:02

GoldSunMonkey 发表于 2013-8-23 23:18
检查时序呗

时序应该没有问题，我把ad的输出直接接到da的输入上，然后只用FPGA给100K的时钟出来的波形就很好看，经过FPGA就不是很理想。。。

登录 · 发表于 2013-8-24 10:25

大神，这是我输出的图形，总有几个点不在波形上，再帮我看看。。。

发表于 2013-8-24 10:27

cavedove 发表于 2013-8-24 10:25
大神，这是我输出的图形，总有几个点不在波形上，再帮我看看。。。

[FPGA] verilog 语言写ad822的采集用大dac900回放