DLL(Delay Locked Loop)有用纯数字电路实现的。虽然DLL一般不用于倍频,不过它可以得到比较精确的延时信号,不存在“用电容延时后相与的方法”的缺点。不过DLL电路也不简单,能耗也不太容易控制的很低。<br /><br />还有一种方法是用非线性元件产生输入信号的二次谐波,然后经过滤波和放大后得到二倍频。不过这种方法来源于射频电路,设计难度不低,对于“几M至十几M”一般不是太建议采纳。<br /><br />最后,建议LZ可以从需求源头想想办法:为什么DISABLE PLL后,还需要倍频?是否有被替代的电路提供这个功能?是否可以从系统方案角度解决?
|