|
<br /> <b><font color=#14FFFF> </font><font color=#C00000> 数字集成电路前端设计班（第六期）<br /> 招 生 简 章</font></b><br /><br /><font color=#C00000><b>课程介绍</b></font><br /> 课程讲授ASIC/SOC数字电路前端设计技巧，各章节采用理论方法讲授与实践技巧训练相结合的授课方式，帮助学员更快的掌握基于Synopsys EDA tools构成的ASIC/SOC数字电路前端开发流程，以及常用EDA工具的使用；授课期间，讲师辅导学员完成一个SOC 串口控制器的前端设计，逐步培养学员独立进行前端电路设计的能力。<br /> 本课程将帮助学员学习并掌握业内设计描述语言规范，学会运用硬件描述语言和基本数字电路单元进行数字电路的设计，仿真，综合，静态时序分析，可测性设计等，最终达到能独立完成中等规模电路模块的前端设计水平。<br /><b><font color=#C00000>课程设置如下：<br /></font>1.IC前端设计详细流程介绍</b><br /> 以汽车油箱油量检测器的开发为例，演示和介绍IC芯片前端，从产品分析、功能划分到芯片综合、形式验证以及静态时序分析的详细开发流程。<br /><b>2.Unix基本应用<br /></b> 讲述Unix的基本文件目录结构、文件编译器、常用命令，以及项目的database结构和版本管理基础。<br /><b>3.代码编写及仿真技巧</b><br /> 系统介绍verilog语法规范、语言与电路实现之关系，以及RTL仿真技术、RTL代码编写技巧、控制单元和数据通路单元的实现技巧、基于Verilog语言的测试编码技巧，功能验证及Testbench搭建的技巧。<br /><b>4.综合技术</b><br /> 讲解综合基础概念和原理、组合电路与时序电路的实现规则、基于TCL的综合流程、综合策略、设计环境和设计约束的制定、基于布局布线结果进行综合优化的技巧、实现优化结果的可综合代码编写技术。<br /><b>5.可测试设计技术</b><br /> 基于Synopsys DFT compiler的DFT技术，介绍可测性设计技术的基本概念、组合电路和时序电路的测试方法、基于TCL的DFT设计实现的基本流程。<br /><b>6.静态时序分析技术<br /></b> 基于Synopsys PT的静态时序分析技术，介绍静态时序分析的基本内容、基于TCL技术的处理过程和常用的时序分析方法。<br /><b>7.一致性验证技术介绍</b><br /> 介绍一致性验证技术，使学员了解基于Synopsys Formality 的一致性验证方法。<br /><b>8.SoC串口控制器专题项目</b><br /> 解读项目设计说明书（Spec.），项目模块划分、RTL代码编写、Testbench平台搭建、系统仿真、综合、静态时序分析和可测性设计。<br /><br /><b><font color=#C00000>专题项目介绍：</font></b><br /> 本课程专题实验是构造一个SOC 串口控制器，与摩托罗拉MC68HC08串口兼容。该控制器可灵活配置波特率，起始/停止位，奇偶校验，可容忍5%输入波特率误差和抗毛刺干扰。学员可以从中学习如何从已有的Spec入手，进行子模块Architecture设计，完成design spec, RTL代码，仿真计划，仿真环境建立,功能仿真到综合，STA,以及一致性验证,实现一个设计流程.设计规模在5000门级。<br /><br /><b><font color=#C00000>讲师介绍</font></b><br /> 某知名外企IC设计高级项目经理，从事数字集成电路设计9年，对RTL语言和netlist之间关系有物理意义上的深刻理解，特长于芯片前端设计和复杂项目实施的规划管理，长期专注于内存控制器等产品的研发，拥有数颗规模超过百万门的数字芯片成功流片经验，其领导开发的芯片已成功应用于数个国际知名芯片厂商之产品中。丰富的芯片开发经验，使得本课程讲师对于现今主流工艺下的同步数字芯片设计技术和流程有良好把握。<br /><br /><b><font color=#C00000>课程特色</font></b><br />◆<b>授课模式</b>——课程以讲授数字电路前端设计技巧为主，辅以章节实验训练和课程专题设计，通过讲师辅导学员独立完成的方式，让学员在实际设计当中加深对设计方法和设计技巧的理解。<br />◆<b>教学设施</b>——配备了Cadence、Synopsys、Mentor、Magma等公司的全部主流的IC设计软件和Sun、HP公司的高档工作站和服务器，能够保证该课程全部EDA设计工具的教学使用。<br />◆<b>教学管理</b>——科学的学前测试，帮助学员选择合适的培训课程；严格的学期考核制度，结业考试成绩优异者将获得不等额的奖学金鼓励，并由设计园优先向园区IC企业推荐。<br />◆<b>就业指导</b>——丰富的IC企业资源、第一手的IC企业招聘信息，将及时反馈给学员。为合格学员争取更多的面试机会。<br /><br /><b><font color=#C00000>培训目标</font></b><br /> 帮助学员熟悉典型数字ASIC/SOC芯片前端开发流程，课程结束后能够独立完成ASIC/SOC中小型模块的前端设计。<br /><br /><b><font color=#C00000>招生对象</font></b><br /> 电子、通信、计算机等相关专业本科毕业,一年以内工作经验的在职工程师；<br /> 电子、通信、计算机等相关专业较高年级在读研究生；<br /><br /><b><font color=#C00000>报名要求</font></b><br /> 有数字电路设计、Verilog语言基础，或自学过相关课程，及初步熟悉IC设计前端工作但缺乏项目经验者；<br /><br /><b><font color=#C00000>课程长度</font></b><br /> 授课<b>90</b>学时。<br /> 课程设置以讲授设计方法、设计实例和上机实践设计项目为主。<br /><br /><b><font color=#C00000>开课时间</font></b><br /> 2008年 4月 9日<br /><br /><b><font color=#C00000>上课时间<br /></font></b> 每周一，周三晚18:30-21:30，周六9:30－17:30<br /><br /><b><font color=#C00000>学习费用</font></b><br /> 报名费：100元 <br /> 学 费：4200元。包括听课、讲义、上机辅导、上机实验、证书等<br /><br /><b><font color=#C00000>优惠政策</font></b><br /> 2008年3月31日前报名交费，可免收报名费。 <br /> 在校学生凭学生证9折，在职工程师5人以上团体报名9折优惠。<br /><br /><b><font color=#C00000>奖学金政策</font></b><br /> 总成绩位于前30％的学员可享受不等额的优等奖学金。<br /><br /><b><font color=#C00000>免费试听<br /></font></b> 对课程感兴趣者，可预约参加免费试听。与正式学员同堂听课，感受IC设计的学习氛围。试听次数限每人一次，时长三学时。<br /><br /><b><font color=#C00000>培训地点</font></b><br /> 北京市海淀区知春路27号量子芯座5层<br /><br /><b><font color=#C00000>联系方式</font></b> <br /> <b>联系电话</b>：010-87239511，82357175-810 <br /> <b> 传 真</b>：010-82357178 <b>E -mail</b>：ictrain@bjicpark.com <br /><b> 网 址</b>：<a href="http://www.bjicpark.com/" target=_blank>http://www.bjicpark.com/</a> <b>论 坛</b>：http://bbs.bjicpark.com/<br /> |
|
楼主
