打印

请问:cmos传输门导通电阻如何能变小啊??

[复制链接]
3088|2
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
cyx123|  楼主 | 2008-3-11 23:29 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

我今天测cmos传输门的内阻,输入0.1V~5V,DC 扫描,导通电阻在400欧到2K变化,且在2.5V左右导通电阻最大,达到1.9K,宽长比是P管48/0.6,N管24/0.6,如果再改变W/L,电阻还是没有变化。是不是内阻变化很大啊?

另外,输入电压在0~0.12V时,仿真的内阻居然是负值,从几百K欧逐渐上升到正值!
不知这都是什么原因??
一些datasheet的导通电阻可以达到几十欧,请问是如何达到的??
谢谢各位好心人帮忙啊!!

相关帖子

沙发
cyx123|  楼主 | 2008-3-13 23:11 | 只看该作者

再问:

将导通电阻变小,能够提高cmos传输门的 驱动能力么?
谢谢
多多给建议啊

使用特权

评论回复
板凳
ghifi37| | 2008-4-28 16:16 | 只看该作者

是否参数有问题?

是否参数有问题?比如说仿真时间太快,会造成结果偏离

使用特权

评论回复
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

10

主题

29

帖子

0

粉丝