发新帖我要提问
返回列表
打印

求助：spectreverilog的仿真问题

[复制链接]
2229|0
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
monkwang|  楼主 | 2008-4-12 11:38 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
spectre, verilog, 仿真, ev, nex
现在做混合仿真，用spectreverilog时，仿真一个模块，单跑DC没问题，但是再跑顺态仿真时出现component name (vnex5 and vnex5 ) not declared的错误，见图，这部分的网表也抓在图中了，请大家帮忙看一下，谢谢！

使用特权

评论回复 赏

相关下载

相关帖子

返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

monkwang

4

主题

6

帖子

1

粉丝