有一个时钟输入，然后6个输出端，out1-out6，真值表如下：
clk out1 out2 out3 out4 out5 out6
1 0 0 0 0 0 0
2 1 0 0 0 0 0
3 0 1 0 0 0 0
4 0 0 1 0 0 0
5 0 1 0 0 0 0
6 1 0 0 0 0 0
7 0 0 0 0 0 0
8 0 0 0 1 0 0
9 0 0 0 0 1 0
10 0 0 0 0 0 1
11 0 0 0 0 1 0
12 0 0 0 1 0 0
就是说每一个时钟沿到来，各输出端口电平如上，12个时钟沿之后循环，请问这个如何实现，最好是用模拟的方法，因为HDL语言不是很熟悉，给点提示。谢谢了。
|
楼主
标题置顶
标题高亮
