打印
[FPGA]

模块调用

[复制链接]
1439|13
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
xins_n|  楼主 | 2013-8-30 14:55 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式
沙发
xins_n|  楼主 | 2013-8-30 14:59 | 只看该作者
生成原理图之后,鼠标放在data_out上之后出现这样的情况,信号signal上怎么都是NO

未命名.JPG (127.52 KB )

未命名.JPG

使用特权

评论回复
板凳
Backkom80| | 2013-8-30 15:41 | 只看该作者
data_out在顶层定义了没有,定义了位宽是几位的?

使用特权

评论回复
地板
xins_n|  楼主 | 2013-8-30 15:58 | 只看该作者
Backkom80 发表于 2013-8-30 15:41
data_out在顶层定义了没有,定义了位宽是几位的?

顶层没定义  位宽是16位的

使用特权

评论回复
5
xins_n|  楼主 | 2013-8-30 16:06 | 只看该作者
Backkom80 发表于 2013-8-30 15:41
data_out在顶层定义了没有,定义了位宽是几位的?

谢谢   搞定了

使用特权

评论回复
6
GoldSunMonkey| | 2013-8-31 21:15 | 只看该作者
xins_n 发表于 2013-8-30 16:06
谢谢   搞定了

讲一下解决的方法呗

使用特权

评论回复
7
GoldSunMonkey| | 2013-8-31 21:15 | 只看该作者
为后来人指路啊

使用特权

评论回复
8
xins_n|  楼主 | 2013-9-2 08:53 | 只看该作者
GoldSunMonkey 发表于 2013-8-31 21:15
讲一下解决的方法呗

在顶层模块中定义一下就行  加一句wire data_out就OK了

使用特权

评论回复
9
xins_n|  楼主 | 2013-9-2 08:55 | 只看该作者
GoldSunMonkey 发表于 2013-8-31 21:15
为后来人指路啊

猴哥怎么结不了贴啊  都是分配不对

使用特权

评论回复
10
xins_n|  楼主 | 2013-9-2 09:09 | 只看该作者
GoldSunMonkey 发表于 2013-8-31 21:15
为后来人指路啊

顺便再问个问题  功能仿真是对的  烧到片子之后出来的结果不对(时序要求很底,几乎没有)  这中间还有什么环节要注意的嘛  谢谢

使用特权

评论回复
11
GoldSunMonkey| | 2013-9-2 22:13 | 只看该作者
xins_n 发表于 2013-9-2 09:09
顺便再问个问题  功能仿真是对的  烧到片子之后出来的结果不对(时序要求很底,几乎没有)  这中间还有什 ...

我觉得应该先检查一下输入,如果输入错误了,那么还有什么可谈呢。
既然时序没有问题

使用特权

评论回复
12
GoldSunMonkey| | 2013-9-2 22:13 | 只看该作者
xins_n 发表于 2013-9-2 08:55
猴哥怎么结不了贴啊  都是分配不对

得24小时后才能结帖

使用特权

评论回复
13
xins_n|  楼主 | 2013-9-3 11:22 | 只看该作者
Backkom80 发表于 2013-8-30 15:41
data_out在顶层定义了没有,定义了位宽是几位的?

高手,曼彻斯特码还记得嘛  能不能给点指点啊

使用特权

评论回复
14
xins_n|  楼主 | 2013-9-3 11:34 | 只看该作者
Backkom80 发表于 2013-8-30 15:41
data_out在顶层定义了没有,定义了位宽是几位的?

// Generate center sample at points 1/4 and 3/4 through the data cell

assign sample =  (!clkdiv[3] && !clkdiv[2] && clkdiv[1] && clkdiv[0]) ;
/*                                || (clkdiv[3] && clkdiv[2] && !clkdiv[1] && !clkdiv[0]) ;//;1100 0011
                                || (clkdiv[3] && !clkdiv[2] && !clkdiv[1] && clkdiv[0])
                                || (!clkdiv[3] && clkdiv[2] && clkdiv[1] && !clkdiv[0]);*/
//assign sample = (!clkdiv[3] && clkdiv[2] && clkdiv[1] && !clkdiv[0]); //|| (clkdiv[3] && !clkdiv[2] && !clkdiv[1] && clkdiv[0]);

// Decode Manchester into NRZ code
always@(posedge clk16x or negedge FPGA_nRESET_reg1)
        begin
                if(!FPGA_nRESET_reg1)
                        begin
                                nrz <= 1'b0 ;
                        end
                else
                        begin
                                if(no_bits_rcvd > 0 && sample == 1'b1)
                                        begin
                                                nrz <= mdi2 ~^ clk1x ;
                                        end
                                else if(!clk1x_enable)
                                        begin
                                                nrz <= 0 ;
                                        end
                        end
        end
解码部分的代码

使用特权

评论回复
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

9

主题

61

帖子

1

粉丝