本帖最后由 guohuimao 于 2013-9-3 22:16 编辑
问了ti工程师,仍未搞明白,特向大牛们求教!
说明:dsp主频为100MHZ,int0中断中翻转标志flag, main()中据flag闪led,示波器测试上部波形为触发脉冲,下部为led变化电平。按理一个clk为10ns,怎么 着也不至于500ns后才变化led引脚电平滴。
此现象引起的最大顾虑是,如果中断响应延时过长,导致isr服务时间很有限,代码量受到限制,无法完成规定的任务(很多路DAC要转换输出波形,而每个DAC写入及转换都另需延时,同时译码电路也有几十ns延时。 为验证int0,我去除了其它任何事务,只是闪led测试,main函数中除闪灯及一句nop外,再无其它语句)。 |