做DSP最应该懂的57个问题（转载）

只看该作者 · 2013-9-4 14:27

本帖最后由 xzhihui 于 2013-9-4 14:36 编辑

做DSP最应该懂的57个问题

内容比较多，含有时钟，电源，flash烧写等相关问题，请耐心看。

一.DSP系统设计100问
一、时钟和电源
问: DSP的电源设计和时钟设计应该特别注意哪些方面?外接晶振选用有源的好还是无源的好?
答:时钟一般使用晶体,电源可用TI的配套电源.外接晶振用无源的好.
问:TMS320LF2407的A/D转换精度保证措施.
答:参考电源和模拟电源要求干净.
问:系统调试时发现纹波太大,主要是哪方面的问题?
答:如果是电源纹波大,加大电容滤波.
问:请问我用5V供电的有源晶振为DSP提供时钟,是否可以将其用两个电阻进行分压后再接到DSP的时钟输入端,这样做的话,时钟工作是否稳定?
答:这样做不好,建议使用晶体.
问:一个多DSP电路板的时钟,如何选择比较好?DSP电路板的硬件设计和系统调试时的时序问题?
答:建议使用时钟芯片,以保证同步.硬件设计要根据DSP芯片的时序,选择外围芯片,根据时序设定等待和硬件逻辑.
二．干扰与板的布局
问:器件布局应重点考虑哪些因素?例如在集中抄表系统中?
答:可用TMS320VC5402,成本不是很高.器件布局重点应是存贮器与DSP的接口.
问:在设计DSP的PCB板时应注意哪些问题?
答:1.电源的布置;2.时钟的布置;3.电容的布置;4.终端电路;5.数字同模拟的布置.
问:请问DSP在与前向通道(比如说AD)接口的时候,布线过程中要注意哪些问题,以保证AD采样的稳定性?
答:模拟地和数字地分开,但在一点接地.
问: DSP主板设计的一般步骤是什么?需要特别注意的问题有哪些?
答:1.选择芯片;2.设计时序;3.设计PCB.最重要的是时序和布线.
问:在硬件设计阶段如何消除信号干扰(包括模拟信号及高频信号)?应该从那些方面着
手?
答:1.模拟和数字分开;2.多层板;3.电容滤波.
问:在电路板的设计上,如何很好的解决静电干扰问题.
答:一般情况下,机壳接大地,即能满足要求.特殊情况下,电源输入、数字量输入串接
专用的防静电器件.
问: DSP板的电磁兼容(EMC)设计应特别注意哪些问题?
答:正确处理电源、地平面,高速的、关键的信号在源端串接端接电阻,避免信号反射.
问:用电感来隔离模拟电源和数字电源,其电感量如何决定?是由供电电流或噪音要求来
决定吗?有没有计算公式?
答:电感或磁珠相当于一个低通滤波器,直流电源可以通过,而高频噪声被滤除.所以电
感的选择主要决定于电源中高频噪声的成分.
问:讲座上的材料多是电源干扰问题,能否介绍板上高频信号布局(Layout)时要注意的
问题以及数字信号对模拟信号的影响问题?
答:数字信号对模拟信号的干扰主要是串扰,在布局时模拟器件应尽量远离高速数字器件,高速数字信号尽量远离模拟部分,并且应保证它们不穿越模拟地平面.
问:能否介绍PCB布线对模拟信号失真和串音的影响,如何降低和克服?
答:有2个方面,1. 模拟信号与模拟信号之间的干扰:布线时模拟信号尽量走粗一些,如果有条件,2个模拟信号之间用地线间隔.2. 数字信号对模拟信号的干扰:数字信号尽量远离模拟信号,数字信号不能穿越模拟地.
三．DSP性能
问:1.我要设计生物图像处理系统,选用那种型号较好(高性能和低价格)?2.如果选定
TI DSP,需要什么开发工具?
答:1.你可采用C54x 或 C55x平台,如果你需要更高性能的,可采用C6x系列.2.需要EVM
s和XDS510仿真器.
问:请介绍一种专门用于快速富利叶变换(FFT), 数字滤波,卷积,相关等算法的DSP,
最好集成12bit以上的ADC功能.
答:如果你的系统是马达/能量控制的,我建议你用TMS320LF240x.详情请参阅DSP选择指南:http://www.dspvillage.ti.com/dspguide.
问:有些资料说DSP比单片机好,但单片机用的比DSP广.请问这两个在使用上有何区别?
答:单片机一般用于要求低的场合,如4/8位的单片机.DSP适合于要求较高的场合.
问:我想了解在信号处理方面DSP比FPGA的优点.
答: DSP是通用的信号处理器,用软件实现数据处理;FPGA用硬件实现数据处理.DSP的成本便宜,算法灵活,功能强;FPGA的实时性好,成本较高.
问:请问减小电路功耗的主要途径有哪些?
答:1.选择低功耗的芯片;2.减少芯片的数量;3.尽量使用IDLE.
问:用C55设计一个低功耗图像压缩/解压和无线传输的产品,同时双向传输遥控指令和其
他信息,要求图像30帧/秒,TFT显示320*240,不知道能否实现?若能,怎样确定性能?选择周边元器件?确定最小的传输速率?能否提供开发的解决方案?软件核?
答:1.有可能,要看你的算法.2.建议先在模拟器上模拟.
问:用DSP开发MP3,比较专用MP3解码芯片如何,比如成本、难度、周期?谢谢.
答:1.DSP的功能强,可以实现附加的功能,如ebook等;2.DSP的性能价格比高;3.难度较大,需要算法,因此周期较长,但TI有现成的方案.
问:用DSP开发的系统跟用普通单片机开发的系统相比,有何优势?DSP一般适用于开发什么样的系统?其开发周期、资金投入、开发成本如何?与DSP的接口电路是否还得用专门的芯片?
答:1.性能高;2.适合于速度要求高的场合;3.开发周期一般6个月,投入一般要一万元左
右;4.不一定,但需要速度较高的芯片.
问: DSP会对原来的模拟电路产生什么样的影响?
答:一方面DSP用数字处理的方法可以代替原来用模拟电路实现的一些功能;另一方面,DSP的高速性对模拟电路产生较大的干扰,设计时应尽量使DSP远离模拟电路部分.
问:请问支持MPEG-4芯片型号是什么?
答:C55x或 C6000 或DSC2x
问: DSP内的计算速度是快的,但是它的I/O口的交换速度有多快呢?
答:主频的1/4左右.
四．技术性问题
问:我有二个关于C2000的问题:1、C240或C2407的RS复位引脚既可输入,也可输出,直接用CMOS门电路(如74ACT04)驱动是否合适,还是应该用OC门(集电极开路)驱动?2、大程序有时运行异常,但加一两条空指令就正常,是何原因?
答:1、OC门(集电极开路)驱动.2、是流水线的问题.
问:1.DSP芯片内是否有单个的随机函数指令?2．DSP内的计算速度是快的,但是它的I/O
口的交换速度有多快呢?SP如何配合EPLD或FPGA工作呢?
答:1.没有.2.取决于你所用的I/O.对于HPI,传输速率(字节)大约为CPU的1/4,对McBSP,位速率(kbps)大约为CPU的1/2.3.你可以级联仿真接口和一个EPLD/FPGA在一起.请参考下面的应用手册: http://www.ti.com/sc/docs/psheets/abstract/apps/spra439a.htm
问:设计DSP系统时,我用C6000系列.DSP引脚的要上拉,或者下拉的原则是怎样的?我经常在设计时为某一管脚是否要设置上/下拉电阻而犹豫不定.
答:C6000系列的输入引脚内部一般都有弱的上拉或者下拉电阻,一般不需要考虑外部加上
拉或者下拉电阻,特殊情况根据需要配置.
问:我正在使用TMS320VC5402,通过HPI下载代码,但C5402的内部只提供16K字的存储区,请问我能通过HPI把代码下载到它的外部扩展存储区运行吗?
答:不行,只能下载到片内.
问:电路中用到DSP,有时当复位信号为低时,电压也属于正常范围,但DSP加载程序不成功.电流也偏大,有时时钟也有输出.不知为什么?
答:复位时无法加载程序.
问: DSP和单片机相连组成主从系统时,需要注意哪些问题?
答:建议使用HPI接口,或者通过DPRAM连接.
问:原来的DSP的程序需放在EPROM中,但EPROM的速度难以和DSP匹配.现在是如何解决此问题的?
答:用BootLoad方法解决.
问:我在使用5402DSK时,一上电,不接MIC,只接耳机,不运行任何程序,耳机中有比较明显的一定频率的噪声出现.有时上电后没有出现,但接MIC,运行范例中的CODEC程序时,又会出现这种噪声.上述情况通常都在DSK工作一段时间后自动消失.我在DSP论坛上发现别人用DSK时也碰到过这种情况,我自己参照5402DSK做了一块板,所用器件基本一样,也是这现象,请问怎么回事?如何解决?
答:开始时没有有效的程序代码,所以上电后是随机状态,出现这种情况是正常的.
问:我使用的是TMS320LF2407,但是仿真时不能保证每次都能GO MAIN.我想详细咨询一下,CMD文件的设置用法,还有VECTOR的定义.
答:可能看门狗有问题,关掉看门狗.有关CMD文件配置请参考《汇编语言工具》第二章.
问:我设计的TMS320VC5402板子在调试软件时会经常出现存储器错误报告,排除是映射的问题,是不是板子不稳定的因素?还是DSP工作不正常的问题?如何判别?
答:你可以利用Memoryfill功能,填入一些数值,然后刷新一下,看是不是在变,如果是
在变化,则Memory 是有问题.
问:如何解决Flash编程的问题:可不可以先用仿真器下载到外程序存储RAM中,然后程序代码将程序代码自己从外程序存储RAM写到F240的内部Flash ROM中,如何写?
答:如果你用F240,你可以用下载TI做的工具.其它的可以这样做.
问:C5510芯片如何接入E1信号?在接入时有什么需要注意的地方?
答:通过McBSP同步串口接入.注意信号电平必须满足要求.
问:请问如何通过仿真器把.HEX程序直接烧到FLASH中去?所用DSP为5402是否需要自己另外编写一个烧写程序, 如何实现?谢谢!!
答:直接写.OUT.是DSP中写一段程序,把主程序写到FLASH中.
问: DSP的硬件设计和其他的电路板有什么不同的地方?
答:1.要考虑时序要求;2.要考虑EMI的要求;3.要考虑高速的要求;4.要考虑电源的要求.
问:ADS7811,ADS7815,ADS8320,ADS8325,ADS8341,ADS8343,ADS8344,ADS8345中,哪个可以较方便地与VC33连接,完成10个模拟信号的AD转换(要求16bit,1毫秒内完成10个信号的采样,当然也要考虑价格)?
答:作选择有下列几点需要考虑1. 总的采样率:1ms、10个通道,总采样率为100K ,所有A/D均能满足要求.2. A/D与VC33的接口类型:并行、串行.前2种A/D为并行接口,后几种均为串行接口.3. 接口电平的匹配.前2种A/D为5V电平,与VC33不能接口;后几种均可为3.3V电平,可与VC33直接接口.
问: DSP的电路板有时调试成功率低于50%,连接和底板均无问题,如何解决?有时DSP同CPLD产生不明原因的冲突,如何避免?
答:看来你的硬件设计可能有问题,不应该这么小的成功率.我们的板的成功率为95%以上.
问:我们的工程有两人参与开发,由于事先没有考虑周全,一人使用的是助记符方式编写
汇编代码,另一人使用的是代数符号方式编写汇编代码,请问CCS5000中这二种编写方式如何嵌在一起调试?
答:我没有这样用过,我想可以用下面的办法解决:将一种方式的程序先单独编译为.obj
文件,在创建工程时,将这些.obj文件和另一种方式的程序一起加进工程中,二者即可一
起编译调试了.
问: DSP数据缓冲,能否用SDRAM代替FIFO?
答:不行
问:ADC或DAC和DSP相连接时,要注意什么问题?比如匹配问题,以保证A/D采样稳定或D/A码不丢失.
答:1. 接口方式:并行/串行;2. 接口电平,必须保证二者一致.
问:用F240经常发生外部中断丢失现象,甚至在实际环境中只有在程序刚开始时能产生中
断,几分钟后就不能产生中断.有时只能采取查询的方式,请问有何有效的解决方**改
为F2407是不是要好些?
答:应该同DSP无关.建议你将中断服务程序简化看一下.

只看该作者 · 2013-9-4 14:28

本帖最后由 xzhihui 于 2013-9-4 14:35 编辑

二.DSP的C语言同主机C语言的主要区别?
1)DSP的C语言是标准的ANSI C,它不包括同外设联系的扩展部分,如屏幕绘图等.但在CCS中,为了方便调试,可以将数据通过prinf命令虚拟输出到主机的屏幕上.
2)DSP的C语言的编译过程为,C编译为ASM,再由ASM编译为OBJ.因此C和ASM的对应关系非常明确,非常便于人工优化.
3)DSP的代码需要绝对定位;主机的C的代码有操作系统定位.
4)DSP的C的效率较高,非常适合于嵌入系统.

三.DSP发展动态
1.TMS320C2000 TMS320C2000系列包括C24x和C28x系列.C24x系列建议使用LF24xx系列替代C24x系列,LF24xx系列的价格比C24x便宜,性能高于C24x,而且LF24xxA具有加密功能. C28x系列主要用于大存储设备管理,高性能的控制场合.
2.TMS320C3x TMS320C3x系列包括C3x和VC33,主要推荐使用VC33.C3x系列是TI浮点DSP的基础,不可能停产,但价格不会进一步下调.
3.TMS320C5x TMS320C5x系列已不推荐使用,建议使用C24x或C5000系列替代.
4.TMS320C5000 TMS320C5000系列包括C54x和C55x系列. 其中VC54xx还不断有新的器件出现,如:TMS320VC5471(DSP+ARM7). C55x系列是TI的第三代DSP,功耗为VC54xx的1/6,性能为VC54xx的5倍,是一个正在发展的系列. C5000系列是目前TI DSP的主流DSP,它涵盖了从低档到中高档的应用领域,目前也是用户最多的系列.
5.TMS320C6000 TMS320C6000系列包括C62xx、C67xx和C64xx.此系列是TI的高档DSP系列. 其中C62xx系列是定点的DSP,系列芯片种类较丰富,是主要的应用系列. C67xx系列是浮点的DSP,用于需要高速浮点处理的领域. C64xx系列是新发展,性能是C62xx的10倍.
6.OMAP系列是TI专门用于多媒体领域的芯片,它是C55+ARM9,性能卓越,非常适合于手持设备、Internet终端等多媒体应用.

四.5V/3.3V如何混接?
TI DSP的发展同集成电路的发展一样,新的DSP都是3.3V的,但目前还有许多外围电路是5V的,因此在DSP系统中,经常有5V和3.3V的DSP混接问题.在这些系统中,应注意: 1)DSP输出给5V的电路(如D/A),无需加任何缓冲电路,可以直接连接. 2)DSP输入5V的信号(如A/D),由于输入信号的电压>4V,超过了DSP的电源电压,DSP的外部信号没有保护电路,需要加缓冲,如74LVC245等,将5V信号变换成3.3V的信号. 3)仿真器的JTAG口的信号也必须为3.3V,否则有可能损坏DSP.

五.为什么要片内RAM大的DSP效率高?
目前DSP发展的片内存储器RAM越来越大,要设计高效的DSP系统,就应该选择片内RAM较大的DSP.片内RAM同片外存储器相比,有以下优点: 1)片内RAM的速度较快,可以保证DSP无等待运行. 2)对于C2000/C3x/C5000系列,部分片内存储器可以在一个指令周期内访问两次,使得指令可以更加高效. 3)片内RAM运行稳定,不受外部的干扰影响,也不会干扰外部. 4)DSP片内多总线,在访问片内RAM时,不会影响其它总线的访问,效率较高.

六.为什么DSP从5V发展成3.3V?
超大规模集成电路的发展从1um,发展到目前的0.1um,芯片的电源电压也随之降低,功耗也随之降低.DSP也同样从5V发展到目前的3.3V,核心电压发展到1V.目前主流的DSP的外围均已发展为3.3V,5V的DSP的价格和功耗都价格,以逐渐被3.3V的DSP取代.

七如何选择DSP的电源芯片?
TMS320LF24xx:TPS7333QD,5V变3.3V,最大500mA.
TMS320VC33: TPS73HD318PWP,5V变3.3V和1.8V,最大750mA.
TMS320VC54xx:TPS73HD318PWP,5V变3.3V和1.8V,最大750mA; TPS73HD301PWP,5V变3.3V和可调,最大750mA.
TMS320VC55xx:TPS73HD301PWP,5V变3.3V和可调,最大750mA.
TMS320C6000: PT6931,TPS56000,最大3A.

八.软件等待的如何使用?
DSP的指令周期较快,访问慢速存储器或外设时需加入等待.等待分硬件等待和软件等待,每一个系列的等待不完全相同.
1)对于C2000系列: 硬件等待信号为READY,高电平时不等待. 软件等待由WSGR寄存器决定,可以加入最多7个等待.其中程序存储器和数据存储器及I/O可以分别设置.
2)对于C3x系列: 硬件等待信号为/RDY,低电平是不等待. 软件等待由总线控制寄存器中的SWW和WTCNY决定,可以加入最多7个等待,但等待是不分段的,除了片内之外全空间有效.
3)对于C5000系列: 硬件等待信号为READY,高电平时不等待. 软件等待由SWWCR和SWWSR寄存器决定,可以加入最多14个等待.其中程序存储器、控制程序存储器和数据存储器及I/O可以分别设置.
4)对于C6000系列(只限于非同步存储器或外设): 硬件等待信号为ARDY,高电平时不等待. 软件等待由外部存储器接口控制寄存器决定,总线访问外部存储器或设备的时序可以设置,可以方便的同异步的存储器或外设接口.

九.中断向量为什么要重定位?
为了方便DSP存储器的配置,一般DSP的中断向量可以重新定位,即可以通过设置寄存器放在存储器空间的任何地方. 注意:C2000的中断向量不能重定位.

十.DSP的最高主频能从芯片型号中获得吗?
TI的DSP最高主频可以从芯片的型号中获得,但每一个系列不一定相同.
1)TMS320C2000系列:
TMS320F206-最高主频20MHz.
TMS320C203/C206-最高主频40MHz.
TMS320F24x-最高主频20MHz.
TMS320LF24xx-最高主频30MHz.
TMS320LF24xxA-最高主频40MHz.
TMS320LF28xx-最高主频150MHz.
2)TMS320C3x系列:
TMS320C30:最高主频25MHz.
TMS320C31PQL80:最高主频40MHz.
TMS320C32PCM60:最高主频30MHz.
TMS320VC33PGE150:最高主频75MHz.
3)TMS320C5000系列:
TMS320VC54xx:最高主频160MHz.
TMS320VC55xx:最高主频300MHz.
4)TMS320C6000系列:
TMS320C62xx:最高主频300MHz.
TMS320C67xx:最高主频230MHz.
TMS320C64xx:最高主频720MHz.

十一.DSP可以降频使用吗?
可以,DSP的主频均有一定的工作范围,因此DSP均可以降频使用.

十二.如何选择外部时钟?
DSP的内部指令周期较高,外部晶振的主频不够,因此DSP大多数片内均有PLL.但每个系列不尽相同.
1)TMS320C2000系列:
TMS320C20x: PLL可以÷2,×1,×2和×4,因此外部时钟可以为5MHz-40MHz.
TMS320F240: PLL可以÷2,×1,×1.5,×2,×2.5,×3,×4,×4.5,×5和×9,因此外部时钟可以为2.22MHz-40MHz.
TMS320F241/C242/F243: PLL可以×4,因此外部时钟为5MHz. TMS320LF24xx: PLL可以由RC调节,因此外部时钟为4MHz-20MHz.
TMS320LF24xxA: PLL可以由RC调节,因此外部时钟为4MHz-20MHz.
2)TMS320C3x系列:
TMS320C3x:没有PLL,因此外部主频为工作频率的2倍.
TMS320VC33: PLL可以÷2,×1,×5,因此外部主频可以为12MHz-100MHz.
3)TMS320C5000系列:
TMS320VC54xx: PLL可以÷4,÷2,×1-32,因此外部主频可以为0.625MHz-50MHz.
TMS320VC55xx: PLL可以÷4,÷2,×1-32,因此外部主频可以为6.25MHz-300MHz.
4)TMS320C6000系列:
TMS320C62xx: PLL可以×1,×4,×6,×7,×8,×9,×10和×11,因此外部主频可以为11.8MHz-300MHz.
TMS320C67xx: PLL可以×1和×4,因此外部主频可以为12.5MHz-230MHz.
TMS320C64xx: PLL可以×1,×6和×12,因此外部主频可以为30MHz-720MHz

十三.如何选择DSP的外部存储器?
DSP的速度较快,为了保证DSP的运行速度,外部存储器需要具有一定的速度,否则DSP访问外部存储器时需要加入等待周期.
1)对于C2000系列: C2000系列只能同异步的存储器直接相接. C2000系列的DSP目前的最高速度为150MHz.建议可以用的存储器有:
CY7C199-15:32K×8,15ns,5V;
CY7C1021-12:64K×16,15ns,5V; CY7C1021V33-12:64K×16,15ns,3.3V.
2)对于C3x系列: C3x系列只能同异步的存储器直接相接. C3x系列的DSP的最高速度,5V的为40MHz,3.3V的为75MHz,为保证DSP无等待运行,分别需要外部存储器的速度<25ns和<12ns.建议可以用的存储器有:
ROM: AM29F400-70:256K×16,70ns,5V,加入一个等待;
AM29LV400-55(SST39VF400):256K×16,55ns,3.3V,加入两个等待(目前没有更快的Flash).
SRAM: CY7C199-15:32K×8,15ns,5V;
CY7C1021-15:64K×16,15ns,5V;
CY7C1009-15:128K×8,15ns,5V;
CY7C1049-15:512K×8,15ns,5V;
CY7C1021V33-15:64K×16,15ns,3.3V;
CY7C1009V33-15:128K×8,15ns,3.3V;
CY7C1041V33-15:256k×16,15ns,3.3V.
3)对于C54x系列: C54x系列只能同异步的存储器直接相接. C54x系列的DSP的速度为100MHz或160MHz,为保证DSP无等待运行,需要外部存储器的速度<10ns或<6ns.建议可以用的存储器有:
ROM: AM29LV400-55(SST39VF400):256K×16,55ns,3.3V,加入5或9个等待(目前没有更快的Flash).
SRAM: CY7C1021V33-12:64K×16,12ns,3.3V,加入一个等待;
CY7C1009V33-12:128K×8,12ns,3.3V,加入一个等待.
4)对于C55x和C6000系列: TI的DSP中只有C55x和C6000可以同同步的存储器相连,同步存储器可以保证系统的数据交换效率更高.
ROM: AM29LV400-55(SST39VF400):256K×16,55ns,3.3V.
SDRAM: HY57V651620BTC-10S:64M,10ns.
SBSRAM: CY7C1329-133AC,64k×32;
CY7C1339-133AC,128k×32.
FIFO:CY7C42x5V-10ASC,32k/64k×18.

十四.DSP芯片有多大的驱动能力?
DSP的驱动能力较强,可以不加驱动,连接8个以上标准TTL门.

十五.调试TMS320C2000系列的常见问题?
1)单步可以运行,连续运行时总回0地址: Watchdog没有关,连续运行复位DSP回到0地址.
2)OUT文件不能load到片内flash中: Flash不是RAM,不能用简单的写指令写入,需要专门的程序写入.CCS和C Source Debugger中的load命令,不能对flash写入. OUT文件只能load到片内RAM,或片外RAM中.
3)在flash中如何加入断点: 在flash中可以用单步调试,也可以用硬件断点的方法在flash中加入断点,软件断点是不能加在ROM中的.硬件断点,设置存储器的地址,当访问该地址时产生中断.
4)中断向量: C2000的中断向量不可重定位,因此中断向量必须放在0地址开始的flash内.在调试系统时,代码放在RAM中,中断向量也必须放在flash内.

十六.调试TMS320C3x系列的常见问题?
1)TMS320C32的存储器配置: TMS320C32的程序存储器可以配置为16位或32位;数据存储器可以配置为8位、16位或32位.
2)TMS320VC33的PLL控制: TMS320VC33的PLL控制端只能接1.8V,不能接3.3V或5V.

十七.如何调试多片DSP?
对于有MPSD仿真口的DSP(TMS320C30/C31/C32),不能用一套仿真器同时调试,每次只能调试其中的一个DSP; 对于有JTAG仿真口的DSP,可以将JTAG串接在一起,用一套仿真器同时调试多个DSP,每个DSP可以用不同的名字,在不同的窗口中调试. 注意:如果在JTAG和DSP间加入驱动,一定要用快速的门电路,不能使用如LS的慢速门电路.

十八.在DSP系统中为什么要使用CPLD?
DSP的速度较快,要求译码的速度也必须较快.利用小规模逻辑器件译码的方式,已不能满足DSP系统的要求. 同时,DSP系统中也经常需要外部快速部件的配合,这些部件往往是专门的电路,有可编程器件实现. CPLD的时序严格,速度较快,可编程性好,非常适合于实现译码和专门电路.

十九.DSP系统构成的常用芯片有哪些?
1)电源: TPS73HD3xx,TPS7333,TPS56100,PT64xx...
2)Flash: AM29F400,AM29LV400,SST39VF400...
3)SRAM: CY7C1021,CY7C1009,CY7C1049...
4)FIF CY7C425,CY7C42x5...
5)Dual port: CY7C136,CY7C133,CY7C1342...
6)SBSRAM: CY7C1329,CY7C1339...
7)SDRAM: HY57V651620BTC...
8)CPLD: CY37000系列,CY38000系列,CY39000系列...
9)PCI: PCI2040,CY7C09449...
10)USB: AN21xx,CY7C68xxx...
11)Codec:TLV320AIC23,TLV320AIC10...
12)A/D,D/A:ADS7805,TLV2543...
具体资料见www.ti.com,www.cypress.com

二十.什么是boot loader?
DSP的速度尽快,EPROM或flash的速度较慢,而DSP片内的RAM很快,片外的RAM也较快.为了使DSP充分发挥它的能力,必须将程序代码放在RAM中运行.为了方便的将代码从ROM中搬到RAM中,在不带flash的DSP中,TI在出厂时固化了一段程序,在上电后完成从ROM或外设将代码搬到用户指定的RAM中.此段程序称为"boot loader".

二十一.TMS320C3x如何boot?
在MC/MP管脚为高时,C3x进入boot状态.C3x的boot loader在reset时,判断外部中断管脚的电平.根据中断配置决定boot的方式为存储器加载还是串口加载,其中ROM的地址可以为三个中的一个,ROM可以为8位.

二十二.Boot有问题如何解决?
1)仔细检查boot的控制字是否正确.
2)仔细检查外部管脚设置是否正确.
3)仔细检查hex文件是否转换正确.
4)用仿真器跟踪boot过程,分析错误原因.

二十三.DSP为什么要初始化?
DSP在RESET后,许多的寄存器的初值一般同用户的要求不一致,例如:等待寄存器,SP,中断定位寄存器等,需要通过初始化程序设置为用户要求的数值. 初始化程序的主要作用: 1)设置寄存器初值. 2)建立中断向量表. 3)外围部件初始化.

二十四.DSP有哪些数学库及其它应用软件?
TI公司为了方便客户开发DSP,在它的网站上提供了许多程序的示例和应用程序,如MATH库,FFT,FIR/IIR等,可以在TI的网页免费下载.

二十五.如何获得DSP专用算法
TI有许多的Third Party可以通过DSP上的多种算法软件.可以通过TI的网页搜索你所需的算法,找到通过算法的公司,同相应的公司联系.注意这些算法都是要付费的.

只看该作者 · 2013-9-4 14:29

五十三.什么是CSL?
1,用于配置、控制和管理DSP片上外设
2,已为C6000和C5000系列DSP设计了各自的CSL库
3,CSL库函数大多数是用C语言编写的,并已对代码的大小和速度进行了优化
4,CSL库是可裁剪的:即只有被使用的CSL模块才会包含进应用程序中
5,CSL库是可扩展的:每个片上外设的API相互独立,增加新的API,对其他片上外设没有影响

五十四.CSL的特点
1,片上外设编程的标准协议:定义一组标准的APIs:函数、数据类型、宏;
2,对硬件进行抽象,提取符号化的片上外设描述:定义一组宏,用于访问和建立寄存器及其域值
3,基本的资源管理:对多资源的片上外设进行管理;
4,已集成到DSP/BIOS中:通过图形用户接口GUI对CSL进行配置;
5,使片上外设容易使用:缩短开发时间,增加可移植.

五十五.为什么需要电平变换?
1)DSP系统中难免存在5V/3.3V混合供电现象;
2)I/O为3.3V供电的DSP,其输入信号电平不允许超过电源电压3.3V;
3)5V器件输出信号高电平可达4.4V;
4)长时间超常工作会损坏DSP器件;
5)输出信号电平一般无需变换

五十六.电平变换的方法
1,总线收发器(Bus Transceiver):
常用器件: SN74LVTH245A(8位)、SN74LVTH16245A(16位)
特点:3.3V供电,需进行方向控制,
延迟:3.5ns,驱动:-32/64mA,
输入容限:5V
应用:数据、地址和控制总线的驱动
2,总线开关(Bustch)
常用器件:SN74CBTD3384(10位)、SN74CBTD16210(20位)
特点:5V供电,无需方向控制
延迟:0.25ns,驱动能力不增加
应用:适用于信号方向灵活、且负载单一的应用,如McBSP等外设信号的电平变换
3,2选1切换器(1 of 2 Multiplexer)
常用器件:SN74CBT3257(4位)、SN74CBT16292(12位)
特点:实现2选1,5V供电,无需方向控制
延迟:0.25ns,驱动能力不增加
应用:适用于多路切换信号、且要进行电平变换的应用,如双路复用的McBSP
4,CPLD
3.3V供电,但输入容限为5V,并且延迟较大:>7ns,适用于少量的对延迟要求不高的输入信号
5,电阻分压
10KΩ和20KΩ串联分压,5V×20÷(10+20)≈3.3V

五十七.未用的输入/输出引脚的处理
1,未用的输入引脚不能悬空不接,而应将它们上拉活下拉为固定的电平
1)关键的控制输入引脚,如Ready、Hold等,应固定接为适当的状态,Ready引脚应固定接为有效状态,Hold引脚应固定接为无效状态
2)无连接(NC)和保留(RSV)引脚,NC 引脚:除非特殊说明,这些引脚悬空不接,RSV引脚:应根据数据手册具体决定接还是不接
3)非关键的输入引脚,将它们上拉或下拉为固定的电平,以降低功耗
2,未用的输出引脚可以悬空不接
3,未用的I/O引脚:如果确省状态为输入引脚,则作为非关键的输入引脚处理,上拉或下拉为固定的电平;如果确省状态为输出引脚,则可以悬空不接