发新帖我要提问
返回列表
打印

数模混合电路做LVS验证流程

[复制链接]
2611|0
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
aliceliu|  楼主 | 2008-11-6 14:56 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
数模混合电路, AD, CD, ST, CAD
模拟版图是在cadence中手工设计的，数字是astro做的，所以顶层电路中数字电路只是一个symbol，cadencd中导出的CDL网表，模拟是管子级的而数字只有port端口，数字的verilog网表是从astro导出的，我通过dracula进行了网表转换，但做LVS验证时有一大堆的错误，所以那位大侠run过此流程的，共享一下你们宝贵的经验，谢谢大家！

使用特权

评论回复 赏

相关下载

相关帖子

返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

aliceliu

2

主题

3

帖子

0

粉丝