本帖最后由 fangzimo 于 2013-9-5 14:45 编辑
1、这句话编译后就会出现上面图中32个锁存器
wire[31:0] spi_rx_db;
wire[31:0] spi_rx_fifo;
wire spi_tx_rdy;
assign spi_rx_fifo = (spi_rx_rdy) ? spi_rx_db :spi_rx_fifo;
问题:请教一下,RTL级视图中看到有这么多锁存器,锁存器的个数就是我数据的宽度,看起来太乱了,我想把这些锁存器都集成在一个大锁存器里面,用组合逻辑怎么实现了
|